ZYNQ第六章-PS与PL数据交互第一篇

最新推荐文章于 2025-04-26 19:38:35 发布

顺子学不会FPGA

最新推荐文章于 2025-04-26 19:38:35 发布

阅读量6.9k

点赞数 21

分类专栏： ZYNQ学习文章标签：交互 fpga开发学习

本文链接：https://blog.csdn.net/m0_56222647/article/details/136702150

版权

本文详细描述了PL（可编程逻辑）和PS（处理器系统）在FPGA中通过AXI接口进行交互的实验，包括PL端向BRAM写入数据、PS端读取数据的过程以及ILA（硬件观察器）在验证交互正确性的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、PL和PS端交互方式

PS端作为AXI master，FPGA作为AXI slave
PS端作为AXI slave，FPGA作为AXI master

二、PS端为主机，FPGA为从机

BD框图：
在这里插入图片描述

1、实验一

1.1、PL端工作

PL端在BRAM地址0-39当中写入40个字节数据，然后PS端去读该数据
注：写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。

module RAM_WR#(
    parameter       P_OPERATION_NUM = 40    ,
    parameter       P_DATA_WIDTH    = 32    ,
    parameter       P_WRITE_BASEADDR= 0     ,
    parameter       P_READ_BASEADDR = 40    
)(
    input           i_clk           ,
    input           i_rst           ,

    output [31:0]   o_bram_addr     ,
    output [31:0]   o_bram_data     ,
    output          o_bram_en       ,
    output          o_bram_wen      ,
    input  [31:0]   i_bram_data      
);

localparam          P_BURST_LEN = P_OPERATION_NUM/(P_DATA_WIDTH/8);

reg  [31:0]         ro_bram_addr    ;
reg  [31:0]         ro_bram_data    ;
reg                 ro_bra