目录
一、二、概论
ALU（算术逻辑单元）包含ACC、MQ、X，可做加减乘除（均转化为加法来做），能做算术运算、逻辑运算！！！可以保存中间运算结果！！不能存放运算结果！
技术指标：
运算速度：每秒执行的指令条数
存储数据的基本单位：比特
处理数据的基本单位：字节
默认单位是B！！！字节！！
欲执行=正在执行
机器字长可以是存储字长的1、2、4倍
指令按执行顺序存放！！！
三、总线
1.
总线带宽：总线的数据传送速率，即单位时间内总线上传输数据的位数
时钟频率：每秒有多少个时钟周期
总线工作频率：每秒传送多少次数据
先根据时钟频率求工作频率，带宽=工作频率×每次传输的字节数
2.
突发传输：是指在同一行中对相邻的存储单元连续进行数据传输的方式，连续传输的周期就是突发长度（Burst Length，一般为4或8）。在进行突发传输时，只需指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作，而不再需要控制器提供列地址。这样，除了第一笔数据的传输需要若干个周期，其后每个数据只需一个周期即可获得。
并行传输/串行传输：传输过程约定的一种数据格式
3.
主设备：获得总线控制权的设备
从设备：与主设备产生通信的设备
注意：只有一个主设备能获取总线控制权，可以有多个从设备参与数据传输！！从设备也可以向总线传输数据，但这种传输的被动传输，听命于主设备
4.
总线分为：
1）片内总线：芯片内部的总线，仅传输数据
2）系统总线：CPU、主存、I/O接口部件之间的信息传输线，传输数据、地址、控制信号
a）数据线
b）地址线
c）控制线
3）通信总线：计算机系统之间或计算机系统与其他系统之间进行通信
5.
1）由于总线具有分时性的特点，同一时刻只能有一个设备往总线上传输数据，因此，信息传输量并不会改变。
2）由于只能有一个设备能够获取总线控制权并传输数据，因此使用总线结构，会降低信息传输速度（原来可以多根线一起传），降低并行性。
6.
CPU并不能直接与辅存（外存）进行信息交互！！！！
7.
1）CPU、主存、I/O接口均连接在一条总线上为单总线结构
2）将I/O接口剥离出来，便成了双总线结构
3）在主存与I/O接口之间接一条DMA总线，使得I/O设备能直接与主存进行信息传输，便成了三总线结构
8.
9.
CPU通过CU判断当前指令执行到了哪个阶段，从而来判断此时的数据是什么类型
10.
四、存储器
五、输入输出系统
1.
2.
3.
通道程序是动态生成的，存放在主存中由通道处理机执行，但其不是一个完全独立的处理机，受到CPU的控制
4.
5.
一个点代表一个0或1，求出一共需要多少个bit
6.
工作时，磁头不动，磁盘旋转，读取磁盘上的信息。先求磁道上一共有多少数据，再乘于圈数
7.
磁盘读取数据的流程：
1）寻道
2）等待磁盘旋转到所要读取的信息的位置（有延迟，平均延迟为磁盘转一圈的时间/2）
3）读取扇区数据
4）磁盘控制器延迟
8.
RAID：磁盘阵列
9.
通道指令在主存中，是一整个数据，通过数据线传输
状态字：不同设备专用的状态信息，不是简单的“就绪”、“忙碌”等，是一整个数据
中断类型号是中断向量的地址，一串01代码
10.
外设对于高低电频的要求不一致，需要进行格式转换才能准确的表达01串
11.
统一编址：以高位地址来区分不同的IO设备，（地址码）
独立编址：全部位用于编存储单元的地址，不区分设备，若要区分则需要特殊指令（输入\输出指令）
12.
13.
14.
传送状态信号和传送控制信号是在不同的阶段执行的事情，时间上并不冲突，因此可以复用寄存器！！
15.
I/O端口本质是一个寄存器
16.
17.
中断执行由硬件和软件共同完成，中断隐指令为硬件完成的部分。
18.
不允许自己和比自己低优先级的程序打断！
19.
硬件处理速度较快
20.
21.
中断的本质是程序的切换！！
22.
23.
DMA适合告诉外设和大批量数据传送，但能产生DMA请求一定要具备DMA接口！！
六、计算机的运算方法
1.
2.
3.
4.
5.
七、指令系统
1.
2.
3.
4.
5.
转移指令通过修改PC实现（修改执行的下一条指令）
寄存器的内存小！！
变址寻址面向用户！！！善于处理数组问题
RISC技术是用20%的简单指令的组合来实现不常用的80%的哪些指令功能，CISC的指令比较多，因此兼容性比较强
RISC通过组合逻辑来实现复杂指令，其中间会产生许多中间值，因此需要较多的寄存器进行存储
2840
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
