阻塞赋值语句实验

最新推荐文章于 2022-05-08 11:05:22 发布
最新推荐文章于 2022-05-08 11:05:22 发布
阅读量183 收藏
点赞数
分类专栏： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Scorpio547/article/details/118087089
版权

阻塞赋值语句实验

1.实验目的：
利用Quartus ii软件和Modelsim软件进行阻塞赋值语句的实验
2.实验内容：
在这里插入图片描述
3.实验代码
module example5_3 (D, Clock, Q1, Q2) ; input D, Clock; output reg Q1, Q2; always@ (posedge Clock) begin Q1=D; Q2=Q1; end endmodule

4.实验原理：
在这里插入图片描述

5.实验工具：
Modelsim软件和Quartusll软件
6.实验截图：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
7.实验视频：
请下载哔哩哔哩动画打开此网址：
https://b23.tv/znJ5aN

Scorpio.110
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog阻塞赋值与非阻塞赋值
u012373020的专栏
05-06 2万+
verilog设计进阶 时间：2014年5月6日星期二   主要收获： 1.阻塞赋值与非阻塞赋值； 2.代码测试； 3.组合逻辑电路和时序逻辑电路。   阻塞赋值与非阻塞赋值： 1.阻塞赋值“=”（组合逻辑电路），非阻塞赋值“”（时序逻辑电路）； 2.Verilog模块编程的8个原则： (1)  时序电路建模时，用非阻塞赋值。 (2)  锁存器电路建模时，用非阻塞赋值。
modelsim中用非阻塞赋值仿真遇到的问题
muyangshaonian的专栏
03-05 3068
这是对rom初始化并读取的源码 module rom_nxm(rom_data,rom_addr,clk,rd,load); parameter M=8,N=4; input clk,rd; input load; input [N-1:0] rom_addr; output reg [M-1:0] rom_data; reg[M-1:0]memo
例解阻塞赋值&非阻塞赋值
qq_38318540的博客
07-13 1270
例解阻塞赋值&非阻塞赋值 先简单介绍一下阻塞赋值与非阻塞赋值： 1.非阻塞(Non_Blocking)赋值方式( 如 b <= a; ) 块结束后才完成赋值操作。 b的值并不是立刻就改变的。 这是一种比较常用的赋值方法。（特别在编写可综合模块时） 2.阻塞(Blocking)赋值方式( 如 b = a; ) 赋值语句执行完后,块才结束。 b的值在赋值语句执行完后立刻就改变的。 可能会产生意想不到的结果。 总结： 时序电路建模时，用非阻塞赋值。 锁存器电路建模时，用非阻塞赋值。 用 alway
例解阻塞赋值与非阻塞赋值
理论结合实践，开启你的电子学习新方案！
01-08 894
据说阻塞赋值和非阻塞赋值是Verilog语言中最难理解的知识点之一，我也觉得，从网上翻阅了资料，也看过一些视频。 以下从两个典型的例子以及多个角度去分析得到与验证阻塞赋值与非阻塞赋值的区别，以及各自的特点。 非阻塞赋值与阻塞赋值特性 1、非阻塞赋值的特性： 赋值语句的流程： a)计算右边的表达式得到结果 b)将结果赋值到左边的变量 这个过程中允许来自任何其他Verilog语句...
FPGA中阻塞赋值与非阻塞赋值原理实验 fpga开发.pdf
04-22
FPGA中阻塞赋值与非阻塞赋值原理实验 FPGA（Field-Programmable Gate Array）是一种基于可编程逻辑器件的数字电路设计技术。其中，阻塞赋值和非阻塞赋值是两个非常重要的概念，它们之间的区别和应用场景对FPGA设计...
FPGA中阻塞赋值与非阻塞赋值原理实验.docx
04-03
阻塞赋值的特点是，赋值语句完成后，块才结束，b 的值在赋值语句执行完后立刻改变。在时序逻辑中使用时，可能会产生意想不到的结果。阻塞赋值操作可以看成是一步完成的，即计算等号右边的值并同时赋给左边变量。 非...
MyLATCHS_数字逻辑_verilog_实验作业_
10-04
在Verilog中，这涉及到非阻塞赋值（）和阻塞赋值（=）的区别。 7. **仿真与验证**： 完成Verilog代码后，使用仿真工具（如ModelSim、Icarus Verilog等）进行仿真，以验证锁存器的功能是否正确。编写测试激励，模拟...
java实验的题目
10-27
1. **基础语法**：Java的基础语法包括变量声明、数据类型（如整型、浮点型、字符型和布尔型）、运算符（算术、比较、逻辑、赋值等）、流程控制（if-else语句、switch-case、for、while、do-while循环）以及方法定义...
山东大学FPGA实验参考与实验报告一组合逻辑实验
07-04
使用`assign`语句实现阻塞赋值，将ina、inb和cin相加并得到结果。 ```verilog module adder16(cout,sum,ina,inb,cin); output [15:0] sum; output cout; input [15:0] ina, inb; input cin; assign {cout, ...
真正理解阻塞逻辑赋值与非阻塞逻辑赋值
zhangningning1996的博客
08-05 6253
真正理解阻塞逻辑赋值与非阻塞逻辑赋值参考文献项目简述举例说明正确代码可综合代码测试代码仿真结果错误代码可综合代码仿真结果总结 参考文献 [1]、数字芯片实验室（微信公众号） 项目简述 因为最近参加Xilinx暑假计划比较忙，已经很久没写文章了，这篇博客我们将重点讲述Verilog中阻塞逻辑赋值‘=’、非阻塞逻辑赋值‘<=’。看到这里不免大家要嘲笑，这谁不知道，文章的内容咋么越写越倒退了。其实不是这样，绝大多数的同学理解阻塞赋值与非阻塞赋值是组合逻辑语句用阻塞赋值 ‘=’、时序逻辑用非阻塞逻辑赋值‘&l
verilog仿真中阻塞赋值和非阻塞赋值的先后问题
CcBC的博客
07-20 1595
引言 总是在阻塞赋值和非阻塞赋值这里困惑，今天有空做了个小的仿真实验，终于弄明白了这verilog仿真器中赋值时的规律，有过verilog仿真经验的直接看底部图即可。 首先引起我迷惑的是在verilog仿真的时候，总会设计到一堆信号的仿真波形图，而有时波形变换时总不是自己所想的那样，经常出现的问题就是会相差一个时钟。 默认阻塞赋值代表组合逻辑，非阻塞赋值代表时序逻辑。即"<="代表是锁存器输出，“=”代表线输出，相信看这篇文章的都懂，不懂的去看夏宇闻老师的《verilog设计》。 1代码.
Testbench中阻塞赋值与非阻塞赋值
weixin_30713953的博客
10-16 824
1 module test(); 2 reg a; 3 reg b; 4 reg c; 5 initial begin 6 a=1'b0; 7 b=1'b0; 8 c=1'b1; 9 10 #10 11 a=1'b1; 12 b=#5 1'b1; 13 c=1'b0; 14 //b=#5 1'b0; 15 ...
verilog中的阻塞赋值与非阻塞赋值详解
热门推荐
~动次~打次~动次~打次~
07-31 2万+
组合逻辑的always模块中使用阻塞赋值； 时序逻辑的always模块中使用非阻塞赋值； --------------------------------------------------- 追问 可不可以这样理解，就是组合中计算马上赋值，时序逻辑中上升沿计算，下降沿赋值？ 回答 嗯，有点那个意思 关键是组合逻辑中是实时变化的，而时序逻辑中一个cycle才变化一次
Verilog学习笔记（4）Modelsim仿真_计数器_伪随机码发生器
m0_58413328的博客
10-22 976
1. 时序逻辑代码设计和仿真 1.1 计数器 代码： module con( clk , res , y); input clk; input res; output[7:0] y; reg[7:0] y;//触发器，register。触发器定义成reg型变量 wire[7:0] sum;//assign赋值，wire型变量 assign sum=y+1; always@(posedge clk or negedge r.
阻塞（blocking）赋值与非阻塞（non-blocking）赋值
QXQYWYYFW的博客
03-05 1821
阻塞赋值：当前语句没有执行完以前不会执行下一条语句，只有当当前语句中的“计算”完成之后，直接赋值，下一条语句才会执行；reg x,y,z; reg [15:0] reg_a,reg_b; integer count;initial begin x = 0; y = 1; z = 1; count = 0; reg_a = 16'b0; reg_b =
Quartus II 中将芯片不用的引脚设置为高阻态(减少芯片发热)
LING_X_的博客
05-08 2256
Quartus II 中将芯片不用的引脚设置为高阻态(减少芯片发热)
Quartus模拟仿真实现简单的CPU逻辑运算单元
El Chico, El Programador, El Expatriado
04-10 5740
题目要求： 看到题目，很多小伙伴可能不知道高阻态是个啥玩意咧（尤其是我们计院这些不懂硬件的学生），这里普及一下高阻态的概念： 高阻态是数字电路三态门中输出状态的一种，它的输出既不是高电平也不是低电平，相当于浮空状态。如果高阻态再输入下一级电路的话，对下级电路无任何影响，等同于没接入上级电路。如果用万用表测的话，有可能是高电平也有可能是低电平。 在verilog中，高阻态用z表示，比如4位寄存器，如果想使其每一位输出无效（即高阻态），则赋值语句是： v = 4'bzzz 其余的功能就非常好实现了，
阻塞赋值与非阻塞赋值
Jackiezhang1993的博客
11-22 1万+
阻塞（blocking）赋值方式（如 b=a） ①赋值语句立即执行，执行完毕后才执行下一条语句（即为阻塞的含义，依次顺序执行）； ②b的值在赋值语句执行完后立即改变。 非阻塞（Non_blocking）赋值方式（如 b&lt;=a） ①语句执行到此时，先计算“&lt;=”右侧a的值，但不立即赋值给b； ②always块结束后才完成此次赋值操作； ③这是时序逻辑模块最常用的赋值方法。 ...
Verilog设计：非阻塞与阻塞赋值语句解析
这意味着在同一时间片内，块内所有非阻塞赋值语句会同时计算新值，但更新变量的值会发生在所有这些赋值之后。 2. 使用非阻塞赋值时，变量b的新值会在所有赋值都完成后才更新，这使得它更适合于描述组合逻辑。在时序...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值