VHDL

最新推荐文章于 2024-08-12 14:49:03 发布
最新推荐文章于 2024-08-12 14:49:03 发布
阅读量2k 收藏 19
点赞数 4
分类专栏： EDA 文章标签： VHDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Sherduo/article/details/52976217
版权

一. 四位加法计数器

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity cnt4b is 
    port (
            clk  : in std_logic;
            rst  : in std_logic;
            ena  : in std_logic;
            outy : out std_logic_vector(3 downto 0);
            cout : out std_logic
          );
    end entity cnt4b;

architecture behav of cnt4b is
    signal cqi :std_logic_vector(3 downto 0);
begin 
    process(clk,rst,ena)
    begin
      if    rst ='1' then  cqi <="0000";
      elsif clk'event and clk ='1' then
        if  ena='1' then cqi <= cqi+1;
        end if;
      end if;
        outy <=cqi;
    end process;
    cout <=cqi(0) and cqi(1) and cqi(2) and cqi(3);
end architecture behav;

二. 七段译码器

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
 ENTITY DecL7s IS
   PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
       LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) );
END ENTITY DecL7s;
ARCHITECTURE one OF DecL7S IS
BEGIN
   PROCESS(A)
   BEGIN
       CASE A(3 DOWNTO 0) IS
        WHEN "0000" => LED7S <= "0111111";
        WHEN "0001" => LED7S <= "0000110";
        WHEN "0010" => LED7S <= "1011011";
        WHEN "0011" => LED7S <= "1001111";
        WHEN "0100" => LED7S <= "1100110";
        WHEN "0101" => LED7S <= "1101101";
        WHEN "0110" => LED7S <= "1111101";
        WHEN "0111" => LED7S <= "0000111";
        WHEN "1000" => LED7S <= "1111111";
        WHEN "1001" => LED7S <= "1101111";
        WHEN "1010" => LED7S <= "1110111";
        WHEN "1011" => LED7S <= "1111100";
        WHEN "1100" => LED7S <= "0111001";
        WHEN "1101" => LED7S <= "1011110";
        WHEN "1110" => LED7S <= "1111001";
        WHEN "1111" => LED7S <= "1110001";
        WHEN OTHERS => NULL;
       END CASE;
   END PROCESS;
END ARCHITECTURE one;

三. 寄存器

LIBRARY IEEE;   
USE IEEE.STD_LOGIC_1164.ALL; 
ENTITY REG4B IS 
    PORT (   
            LK   : IN STD_LOGIC; 
            DIN  : IN STD_LOGIC_VECTOR(3 DOWNTO 0); 
            DOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) 
         ); 
END REG4B; 

ARCHITECTURE behav OF REG4B IS 
BEGIN 
    PROCESS(LK, DIN) 
    BEGIN 
      IF LK'EVENT AND LK = '1' THEN  DOUT <= DIN; 
      END IF; 
    END PROCESS; 
END behav;

四. 频率计测控器（分频器待改进）

LIBRARY IEEE;  
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL; 
ENTITY FTCTRL IS 
    PORT (
            CLKK : IN STD_LOGIC;                  
          CNT_EN : OUT STD_LOGIC;                 
         RST_CNT : OUT STD_LOGIC;               
            Load : OUT STD_LOGIC   
          );              
END FTCTRL; 

ARCHITECTURE behav OF FTCTRL IS 
    SIGNAL Div2CLK : STD_LOGIC; 
BEGIN 
    PROCESS( CLKK ) 
    BEGIN 
      IF CLKK'EVENT AND CLKK = '1' THEN      
        Div2CLK <= NOT Div2CLK; 
      END IF; 
    END PROCESS; 

    PROCESS (CLKK, Div2CLK) 
    BEGIN 
      IF CLKK='0' AND Div2CLK='0' THEN RST_CNT<='1';
      ELSE RST_CNT <= '0';  END IF; 
    END PROCESS; 
    Load  <= NOT Div2CLK;    CNT_EN <= Div2CLK; 
END behav;

五. 状态机

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; 
ENTITY SCHK IS
  PORT(DIN,CLK,CLR : IN STD_LOGIC;
       AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END SCHK;
ARCHITECTURE BEHAV OF SCHK IS 
  SIGNAL Q : INTEGER RANGE 0 TO 8;
  SIGNAL D : STD_LOGIC_VECTOR(7 DOWNTO 0); 
BEGIN
  D<="11110000"; 
  PROCESS(CLK,CLR) 
  BEGIN
IF CLR = '1' THEN Q<=0;
ELSIF CLK'EVENT AND CLK='1' THEN 
  CASE Q IS
  WHEN 0=> IF DIN=D(7) THEN Q<=1; ELSE Q<=0; END IF; 
  WHEN 1=> IF DIN=D(6) THEN Q<=2; ELSE Q<=0; END IF; 
  WHEN 2=> IF DIN=D(5) THEN Q<=3; ELSE Q<=0; END IF; 
  WHEN 3=> IF DIN=D(4) THEN Q<=4; ELSE Q<=0; END IF; 
  WHEN 4=> IF DIN=D(3) THEN Q<=5; ELSE Q<=0; END IF; 
  WHEN 5=> IF DIN=D(2) THEN Q<=6; ELSE Q<=0; END IF; 
  WHEN 6=> IF DIN=D(1) THEN Q<=7; ELSE Q<=0; END IF; 
  WHEN 7=> IF DIN=D(0) THEN Q<=8; ELSE Q<=0; END IF; 
  END CASE; 
END IF;
END PROCESS; 
PROCESS(Q) 
BEGIN
  IF Q=8 THEN AB<="1111"; 
  ELSE AB<="0101";
  END IF; 
END PROCESS;
END BEHAV;

状态机序列检测器（改进版）

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; 
ENTITY aaa IS
    PORT(
       CLK,CLR : IN STD_LOGIC;
           DIN : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
            AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
        );
END aaa;

ARCHITECTURE BEHAV OF aaa IS 
    SIGNAL Q : INTEGER RANGE 0 TO 8;
    SIGNAL D : STD_LOGIC_VECTOR(7 DOWNTO 0); 
BEGIN
    D<="10110001"; 
    PROCESS(CLK,CLR) 
    BEGIN
      IF CLR = '1' THEN Q<=0;
      ELSIF CLK'EVENT AND CLK='1' THEN 
        IF    DIN(7)=D(7) AND DIN(6)=D(6) 
          AND DIN(5)=D(5) AND DIN(4)=D(4) 
          AND DIN(3)=D(3) AND DIN(2)=D(2) 
          AND DIN(1)=D(1) AND DIN(0)=D(0) THEN Q<=8; ELSE Q<=0; END IF;
      END IF;
    END PROCESS; 

    PROCESS(Q) 
      BEGIN
        CASE Q IS
          WHEN      8 => AB<="1111"; 
          WHEN OTHERS => AB<="0000";
       END CASE;
END PROCESS;
END BEHAV;

六. 数据选择器

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; 
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY MUX IS
    PORT(
            CLK,S0,S1 : IN STD_LOGIC;
                A,B,C : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
                    Y : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
        );
END MUX;

ARCHITECTURE BEHAV OF MUX IS 
    SIGNAL S : STD_LOGIC_VECTOR(1 DOWNTO 0);
BEGIN
    S <= S1&S0;
    PROCESS(S)
    BEGIN
      IF CLK'EVENT AND CLK = '1' THEN
        CASE S IS 
          WHEN "00" => Y <= A;
          WHEN "01" => Y <= B;
          WHEN "10" => Y <= C;
        --WHEN "11" => Y <= D;
          WHEN OTHERS => NULL;
        END CASE;
      END IF;
    END PROCESS;
END BEHAV;

七. 各种波形
正弦波

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SINGT IS
    PORT(
            CLK  : IN STD_LOGIC;         
            DOUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
        );
END ENTITY;

ARCHITECTURE DACC OF SINGT IS
COMPONENT SIN_ROM    
    PORT(
            address : IN STD_LOGIC_VECTOR (5 DOWNTO 0);
              clock : IN STD_LOGIC ;
                  q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
        );
END COMPONENT;

    SIGNAL Q1 : STD_LOGIC_VECTOR (5 DOWNTO 0); 
    BEGIN
    PROCESS(CLK)                           
      BEGIN
        IF CLK'EVENT AND CLK = '1' THEN  Q1 <= Q1+1;
        END IF;
    END PROCESS;

U1 : SIN_ROM PORT MAP(address => Q1, q => DOUT,clock => CLK);

END DACC;

方波（算法有待改进）

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SQUARE IS
    --GENERIC (D : INTEGER := 4);
    PORT(
            CLK : IN STD_LOGIC;
            DIN : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
            CIN : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
              Q : OUT INTEGER RANGE 0 TO 250
        );
END SQUARE;

ARCHITECTURE BEHAV OF SQUARE IS
    SIGNAL     D : INTEGER;
    SIGNAL COUNT : INTEGER;

BEGIN
  PROCESS(DIN,CLK)
  BEGIN
    IF CLK'EVENT AND CLK = '1' THEN
      CASE(DIN) IS
        WHEN "00" =>  D <= 2;
        WHEN "01" =>  D <= 3;
        WHEN "10" =>  D <= 4;
        WHEN "11" =>  D <= 5;
      END CASE;
    END IF;
  END PROCESS;

  PROCESS(DIN,CLK)
  BEGIN
    IF CLK'EVENT AND CLK = '1' THEN
      CASE(CIN) IS
        WHEN "00" =>  COUNT <= 3;
        WHEN "01" =>  COUNT <= 2;
        WHEN "10" =>  COUNT <= 1;
        WHEN "11" =>  COUNT <= 0;
      END CASE;
    END IF;
  END PROCESS;

  PROCESS(CLK,D,COUNT)
    VARIABLE COUNT : INTEGER := 0;
    BEGIN
      IF CLK'EVENT AND CLK = '1' THEN
        IF COUNT >= D-1 THEN
          COUNT := 0;
          Q <= 0;
        ELSE
          COUNT := COUNT+1;
          Q <= 250;
        END IF;
      END IF;
    END PROCESS;
END BEHAV;

锯齿波

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY JUCHI IS
    PORT(
            CLK  : IN STD_LOGIC;         
            DOUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
        );
END ENTITY;

ARCHITECTURE DAC OF JUCHI IS
COMPONENT JUCHI_ROM    
    PORT(
            address : IN STD_LOGIC_VECTOR (5 DOWNTO 0);
              clock : IN STD_LOGIC ;
                  q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
        );
END COMPONENT;

    SIGNAL Q1 : STD_LOGIC_VECTOR (5 DOWNTO 0); 
    BEGIN
    PROCESS(CLK)                           
      BEGIN
        IF CLK'EVENT AND CLK = '1' THEN  Q1 <= Q1+1;
        END IF;
    END PROCESS;

J1 : JUCHI_ROM PORT MAP(address => Q1, q => DOUT,clock => CLK);

END DAC;
Sherduo
关注
专栏目录
VHDL_Examples
03-31
VHDL示例 为什么要使用此回购协议？ 此回购基本上旨在帮助您进行第一个VHDL代码和数字设计。 互联网上也有很多资源，特别是针对特殊项目，例如VGA驱动器，7段显示器，甚至是基于RISC的微控制器/处理器架构。 使用...
VHDL入门基础
yh13572438258的博客
04-08 2万+
一、VHDL语言的基本语法 D触发器的VHDL实现 1、VHDL语言的表示符 2、VHDL的数字 2.1 数字型文字 156E2的意思是156 × \times × 1 0 2 10^2 102； 下划线可以连接数字。 2.2 数字基数表示的文字 2.3 字符串型文字 2.4 下标名及下标段名 downto 和 to 有什么区别 举个例子，比如要生命一个长度位8的vector的信号 Signal s1: std_logic_v...
什么是VHDL？一文带你了解VHDL语言
coachip的博客
09-08 1万+
基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种Verilog HDL/VHDL，均为IEEE标准。VHDL如果有C语言基础的话就会比较容易上手。而VHDL语言则需要Ada编程基础。另外VHDL语言具有大量成熟的模块，从某种角度说VHDL更具生命力。
VHDL必会基础代码二：时序逻辑电路
最新发布
coder_links的博客
08-12 825
时序逻辑电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关的电路。相当于在组合逻辑的输入端加上了一个反馈输入，在其电路中有一个存储电路，可以将输出的状态保持住。
VHDL语法学习
qq_43425438的博客
08-08 7750
一、VHDL语言程序的基本结构 完整的VHDL语言程序包含实体(Entity)、构造体(Architercture)、配置(Configuration)、包集合(Package)和库(Library)五部分。其中，实体是用来描述设计系统的外部接口；构造体用于描述系统内部的结构和行为；包集合存放共享的数据类型、常数和子程序等；配置用于从库中选取所需单元来组成系统设计的不同版本；库存放已经编译的实体、构造体、包集合和配置。 1.1 实体 实体 .................................
VHDL基本点精解
yh13572438258的博客
03-21 8275
VHDL基本点【精解】 - 刑事组之虎9527 - 博客园 VHDL描述硬件实体 结构 举例 Entity（）实体 Enitiy 实体名 is PORT(端口名1，端口名N：方向：类型） [端口说明] End Entity; Port的方向有: IN , OUT, INOUT, BUFFER, LINKAGE In 信号只能被引用,不能被赋值；不可以出现在<= 或 : = 的左边 out 信号只能被赋值,不能被引用...
VHDL语言基础-基本语句
vizio.blog.csdn.net
02-08 7267
VHDL语言基础-基本语句；VHDL语言与高级程序语言最大的不同就是VHDL语言是并发执行的，但是VHDL的基本语句包括顺序语句和并行语句。
潘松EDA-VHDL第五版课件
01-07
《潘松EDA-VHDL第五版课件》是一份针对电子设计自动化（EDA）领域，特别是VHDL语言深入学习的教育资源。VHDL（VHSIC Hardware Description Language），即超高速集成电路硬件描述语言，是一种广泛应用的硬件描述语言...
VHDL设计简单例程100例
03-20
VHDL设计简单例程100例,简单入门VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与...
利用VHDL语言设计一款数字秒表（附实验报告）
01-12
用modelsim软件和VHDL语言，设计一个数字秒表。 该系统具有以下功能： 1．计时功能：该数字秒表采用6个数码管输出显示，由低到高位分别为1/100秒、 1/10 秒、秒、10秒、分、10分；要求计时准确、显示清晰、稳定。...
vhdl-cpu:vhdl cpu模拟器
03-17
VHDL（VHSIC Hardware Description Language）是一种用于电子设计自动化领域的硬件描述语言，它允许工程师用高级语言来描述数字系统的结构和行为。在“vhdl-cpu: vhdl cpu模拟器”项目中，我们关注的是使用VHDL来...
VHDL语法三
我的博客
11-14 5517
一、CASE 语句 1. CASE语句的一般表述： CASE IS WHEN => ; ... ; ; WHEN => ; ... ; ; ... WHEN OTHERS => ; END CASE; 2. CASE语句属于顺序语句，因此必须放在进程语句PROCESS中使用。 3. 如果条件句中的选择值没有全部包括表达式的取值，就要加上最后一句WHEN OTHERS
VHDL学习笔记——基本语法小结
akadiao的博客
06-09 3260
VHDL学习
VHDL基础
weixin_43864459的博客
05-14 1万+
目录 一、运算符 1.算数运算符 2.关系运算符 3.逻辑运算符 4.赋值运算符 5.关联运算符 6.其他运算符 7.运算符优先级 二、VHDL的基本结构 一、运算符 1.算数运算符 +，-，*，/ MOD: 取模，取模运算(a MOD b)的符号与b相同，其绝对值小于b的绝对值。如：-5 MOD 2 = 1，5 MOD -2 = -1。 REM: 取余，取余运算...
VHDL语言基础-概述
vizio.blog.csdn.net
10-26 3601
VHDL语言基础-概述-什么是VHDL
VHDL快速入门
热门推荐
messyking的博客
04-16 5万+
写在前面 VHDL是一门硬件语言，没学过硬件语言，挺感兴趣，还可以用在计组的实验中，花了点时间学习整理了一下VHDL的基本语法，方便查看。本blog所用到的所有图片都引用自 VHDL语言的基本语法参考文档 一、VHDL语言的基本语法 1、VHDL语言的表示符 2、VHDL的数字 2.1 数字型文字 156E2的意思是156×\times×10210^2102； 下划线可以连接数字。 2.2 数字基数表示的文字 2.3 字符串型文字 2.4 下标名及下标段名 二、VHDL语言的数据对象 .
VHDL的运算操作符
改改的博客
03-15 1万+
在VHDL语言中共有4类操作符，可以分别进行逻辑运算（logical）、关系运算（relational）、算术运算（Arithmetic）和并置运算（Concatenation）
VHDL初探(二）
accumulation
01-29 1195
目录顺序语句 顺序语句
VHDL硬件描述语言（二）VHDL程序的基本结构
m0_56451176的博客
09-19 5098
VHDL的基本结构：实体、结构体、库、程序包和配置
VHDL语言基础与应用
"VHDL语言是硬件描述语言的一种，主要用于数字电路的设计和验证，它具有抽象级别高、可读性强、工艺无关性以及广泛的应用领域。VHDL起源于美国的VHSIC计划，并在1993年成为IEEE的工业标准。这种语言允许设计者在芯片...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值