基于APB与I2C的多主多从架构设计

已于 2022-09-19 21:12:00 修改
阅读量2.2k 收藏 24
点赞数 2
分类专栏： 标准总线接口协议 文章标签： IC验证 数字IC fpga开发
于 2022-08-31 21:54:43 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/126633055
版权

目录

《 I2C-bus specification and user manual UM10204—4 April 2014》
《DesignWare DW_apb_i2c Databook - Synopsys》
I2C详解（一）
【数字IC】深入浅出理解I2C协议
I2C协议靠这16张图彻底搞懂（超详细）

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
  • 2
    点赞
  • 踩
  • 24
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
订阅专栏
接口协议学习（二）：I2C（IIC）总线（时序，仲裁）
qq_40483920的博客
08-24 4238
IIC（I2C）总线
第三章 DW_apb_i2c 使用1--读写eeprom
原海青木的博客
12-07 4095
DW_apb_i2c 使用介绍1--i2c初始化以及eeprom读写测试
第二章 DW_apb_i2c 介绍
原海青木的博客
12-07 4791
DW_apb_i2c介绍。
I2C总线协议学习笔记
thewayma的专栏
05-23 7297
1.I2C协议   2条双向串行线，一条数据线SDA，一条时钟线SCL。   SDA传输数据是大端传输，每次传输8bit，即一字节。   支持多主控(multimastering)，任何时间点只能有一个主控。   总线上每个设备都有自己的一个addr，共7个bit，广播地址全0.   系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。1.1 I2C位传输   数据传输：SCL为高电平时，SDA线若保持稳定，那么SDA上是在传输数据bit；   若SDA发生
Synopsys DW_apb_i2c_databook 笔记
liuhuanyu3的博客
08-24 1611
Synopsys dw_apb_i2c 手册中关于I2C协议的介绍
数字IC验证虚拟项目总结
Sisyphus415的博客
10-23 5296
数字IC验证虚拟项目总结
I2C虚拟项目-test2
Ann_xia6的博客
08-05 2780
覆盖率的测试用例
dw_apb_i2c_db.pdf
08-12
I2C数据， 可配置为主机/从机，支持三种工作模式，欢迎大家下载参考
DW_apb_i2c 驱动
05-08
dw i2c master control driver！
apbi2c-master_APBtoI2C_APBI2C_apbmaster_i2cverilog_apb_i2c
09-11
apb转i2c verilog 实现
AMBA_APB_I2C
08-15
本文件为Verilog文件，适合研习AMBA总线的朋友学习使用。
testapbuart_uart_apb_verilog_Apb_
10-01
基于apb总线的uart串口的收发Verilog代码
apb_i2c.zip_APB I2C_APB-I2C_Apb_apb_i2c_i2c apb
07-15
Simple realization of I2C interface on System Verilog HDL with support of interrupt generation.
DW_APB_I2C项目总结
weixin_49155137的博客
09-06 830
APB - I2C 模块作用：接收来自APB总线的数据，通过两组FIFO和移位寄存器，将从APB到I2C的数据进行串并转换。（类似APB-UART）进行写操作时，数据会先写到DW_APB_I2C的TX FIFO中。并且通过APB写入到DW_APB_I2C的IC_TAR寄存器的地址值，先把这个发到I2C线上，寻找对应的I2C设备。有设备回应后，再把寄存在DW_APB_I2C 内部TX FIFO的数据，通过TX shift一拍一拍的打到I2C线上，这样I2C上的SLAVE就可以收到写入的数据。 进行读操作时，
【I2C（IIC）通信协议的详细介绍】
深耕嵌入式领用多年， 致力于分享嵌入式领域技术!
05-24 6795
I2C（IIC）通信协议的详细介绍
APB_IIC模块DUT&Testbench实践
steven_yan_2014的专栏
02-07 4464
0.下面以APB_IIC模块为例练习Verilog模块编写和基于UVM的testbench搭建(IIC总线有总线仲裁等,相对有些复杂,只是实现了基本的时序功能,以后再来完善). 1.DUT&Testbench源码：http://pan.baidu.com/s/1dDcVVGX 2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可
SystemVerilog搭建APB_I2C IP 层次化验证平台
m0_37595954的博客
02-08 4430
一、前言 　　近期疫情严重，身为社畜的我只能在家中继续钻研技术了。之前写过一篇关于搭建FIFO验证平台的博文，利用SV的OOP特性对FIFO进行初步验证，但有很多不足之处，比如结构不够规范、验证组件类不独立于DUT等问题。此次尝试验证更复杂的IP，并利用SV的更多高级特性来搭建层次化验证平台。 二、APB_I2C IP概述 　　实践出真知，于是在opencores网站上下载了个APB_I2C...
时钟、复位与上电初始化
最新发布
Starry__的博客
05-30 225
目录1. 时钟2. 复位3. 上电初始化 1. 时钟 2. 复位 深入理解复位—同步复位，异步复位，异步复位同步释放(含多时钟域） 【FPGA - 基础知识（一）】复位操作 3. 上电初始化
verilog实现apb从机
05-13
APB（Advanced Peripheral Bus）是ARM公司推出的一种面向低功耗应用的外设总线。APB从机是在APB总线上与主机通信的外设。下面是一个简单的APB从机的Verilog实现。 ```verilog module apb_slave( input PCLK, // APB时钟 input PRESETn, // 复位信号 input PSELn, // APB片选信号 input PENABLE, // APB从机使能信号 input PWRITE, // 写使能信号 input [31:0] PADDR, // 32位地址 input [31:0] PWDATA, // 写数据 output reg [31:0] PRDATA // 读数据 ); // 内部寄存器 reg [31:0] reg_data; always @(posedge PCLK or negedge PRESETn) begin if (~PRESETn) begin reg_data <= 32'h0; // 复位 end else if (PENABLE && ~PSELn) begin // APB片选有效 if (PWRITE) begin // 写数据 reg_data <= PWDATA; end else begin // 读数据 PRDATA <= reg_data; end end end endmodule ``` 在上面的代码中，我们定义了一个名为`apb_slave`的模块。该模块包含了APB从机的各个信号，如时钟`PCLK`、复位信号`PRESETn`、片选信号`PSELn`、使能信号`PENABLE`、写使能信号`PWRITE`、地址`PADDR`、写数据`PWDATA`和读数据`PRDATA`。模块内部定义了一个32位的寄存器`reg_data`，它用于存储从主机传输过来的数据。 在`always`块中，我们根据APB从机的各个信号的状态进行处理。如果复位信号`PRESETn`为低电平，则将寄存器`reg_data`清零。如果使能信号`PENABLE`有效且片选信号`PSELn`为低电平，则根据写使能信号`PWRITE`的状态进行读写操作。如果写使能信号`PWRITE`为高电平，则将传输过来的写数据`PWDATA`存储到寄存器`reg_data`中；否则，将寄存器`reg_data`中的值传输到读数据`PRDATA`中。 需要注意的是，这只是一个简单的APB从机的Verilog实现，仅供参考。在实际应用中，需要根据具体的需求进行修改。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值