用集成移位寄存器74194设计一个模4的环形计数器电路

Student_JunXing

已于 2022-04-14 10:15:21 修改

阅读量2.4w

点赞数 13

文章标签：其他经验分享

于 2022-04-14 10:14:46 首次发布

本文链接：https://blog.csdn.net/Student_JunXing/article/details/124164667

版权

本文详细介绍了如何利用集成移位寄存器74194设计一个模4的环形计数器，涉及实验原理、电路图分析、步骤截图以及最终的正确实验结论。通过左右移位操作，探讨了不同状态下的逻辑赋值，适用于电子工程和数字逻辑课程实践。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.实验要求删除线

如标题所示：用集成移位寄存器74194设计一个模4的环形计数器电路

2.实验原理及实验的电路图：

首先查询到74194的功能表如下图所示

从功能表中我们可以看出，当74194工作在左移状态时（本实验也可以采用右移），在时钟的上边沿， $Q_{A}Q_{B}Q_{C}Q_{D}$ 的值被依次左移，之后 $S_{L}$ 的值被赋给 $Q_{D}$ ，也就是 $Q_{A}Q_{B}Q_{C}Q_{D}=Q_{B}Q_{C}Q_{D}S_{L}$

我们要得到的模四的环形计数器的状态图如图所示

a.在第一个环路中，可以看到1是逐渐向左移位，因此当 $Q_{A}Q_{B}Q_{C}Q_{D}$ =0001,0010,0100时，应当给最右侧的 $Q_{D}$ 赋值为0，也就是 $S_{L}$ =0，当 $Q_{A}Q_{B}Q_{C}Q_{D}$ =1000时，给 $Q_{D}$ 赋值为1,也就是 $S_{L}$ =1，根据分析的结果，可以得到 $S_{L}=\overline{Q_{B}+Q_{C}+Q_{D}}$ ，实验电路图如图所示

b.在第二个环路中，可以看到0是逐渐向左移位，因此当 $Q_{A}Q_{B}Q_{C}Q_{D}$ =1110,1101,1011时，应当给最右侧的 $Q_{D}$ 赋值为1，也就是 $S_{L}$ =1，当 $Q_{A}Q_{B}Q_{C}Q_{D}$ =0111时，给 $Q_{D}$ 赋值为0,也就是 $S_{L}$ =0，根据分析的结果，可以得到 $S_{L}=\overline{Q_{B}Q_{C}Q_{D}}$ ,实验电路图如图所示

c.在第三个环路中，可以看到2个1是逐渐向左移位，因此当 $Q_{A}Q_{B}Q_{C}Q_{D}$ =1100,1001时，应当给最右侧的 $Q_{D}$ 赋值为1，也就是 $S_{L}$ =1，当 $Q_{A}Q_{B}Q_{C}Q_{D}$ =0011，0110时，给 $Q_{D}$ 赋值为0,也就是 $S_{L}$ =0，根据分析的结果，可以得到 $S_{L}=\overline{Q_{C}}$ (为了使系统可以自启动，不使用 $S_{L}=Q_{A}$ )，实验电路图如下所示3.实验过程截图