为您的高速SPI添加强大和可靠的隔离交流

介绍

串行外设接口（SPI）是工业设备中常用于数字处理器核心和外围设备之间通信的一种协议。然而，为了安全使用，有必要对外围设备和核心进行电隔离。虽然隔离和SPI都是成熟的技术，但将两者接口并不像预期的那么简单。

SPI概述

串行外设接口（SPI）是一种设备间总线协议，它在主设备和多个从设备之一之间提供快速、同步的全双工通信。主设备（如MCU或FPGA）驱动时钟并选择从设备（如ADC或数字输出驱动器）进行地址。每个SPI设备由一个移位寄存器和控制电路组成，使所选设备同时发送和接收。在SPI通信中使用了4个信号，如图1所示。

 

图1主属/从属SPI连接

SCLK：所有设备所使用的同步时钟。驱动这个时钟，程序接收它。请注意，SCLK可以被门控控制，并且不需要在SPI事务之间被驱动。

MOSI：驱动，程序。在主服务器上也称为DO，在从服务器上也称为DI。这是由主机驱动的主数据线到SPI总线上的所有从服务器。只有从MOSI中选择的从时钟数据。

驱动，程序。也在主服务器上被称为DI，在程序服务器上被称为DO。这是由选定的从服务器到主服务器驱动的主数据线。只有选定的从机可以驱动此信号。

芯片选择，这个信号是每个从机唯一的。当活动（通常较低）时，所选从服务器必须基于SCLK转换驱动MISO。

工业应用所面临的挑战

对于许多工业控制应用程序，数字处理器核心（MCU）和 I/O模块设备之间的通信路径必须被隔离。隔离有助于尽量减少噪声和地面回路问题，也为昂贵的控制单元（mcu或FPGAs）和设备操作人员提供保护。传统的信号隔离方法是使用光耦合器。然而，一些缺点使得光耦合器不适合现代、高速、SPI数据传输应用程序。光耦合器引入长传播延迟，功耗高，体积大。更小的CMOS电容式数字隔离芯片现在已经取代了光耦合器。然而，数字隔离器的使用本身并不是灵丹妙药。为了使数字隔离器有效地用于高速SPI通信中，它们必须满足几个具有挑战性的电压和定时参数，如图2所示。

通常，隔离器的模拟域和数字域中的电压处于不同的水平。为了使隔离器有效，它必须能够在这两个领域的尽可能宽的电压范围内工作。此外，由于SPI是一个事实上的标准，而不是一个正式的标准，因此没有明确定义的时钟频率。尽管许多遗留设备可能使用在5MHz-10MHz范围内的时钟频率，但许多较新的设备有更高的速度数据传输要求，使用在50MHz 75MHz之间的时钟频率。一个有效的隔离器必须能够在此较宽的SPI频率范围内工作。

 

图2高速SPI的关键定时参数

通过在主设备和从设备之间放置数字隔离器，可以为SPI总线创建额外的信号延迟。主服务器使用上升的时钟边缘来发送数据(T第1页对于SCLK)和采样从从属服务器发送回的数据的下降边(T第2页MISO)。系统设计人员需要检查定时预算，以确保隔离器的传播延迟没有违反主服务器对采样 MISO的定时要求。否则，主数据将失去同步性，或者在接收/传输的数据中引入错误，如图3所示。

单个数字隔离器部分可以由多个隔离通道组成（通常在1和4个之间）。因此，在隔离器通道之间匹配延迟是至关重要的。否则，可能会引入传播延迟倾斜。这一点很重要，例如，一个时钟通过隔离器的一个通道传输，而数据通过另一个通道传输。

最后，在电路中增加一个数字隔离器，显然会导致电流消耗的增加。一个有效的隔离器不应过度影响功率预算，以避免在小型外壳中散热。

 

图3由于隔离器延迟而导致的时间不匹配

ADC通过使用MAX14935和MAX12930数字隔离器与FPGA进行隔离。SCLK时钟数据（MOSI）从FPGA到ADC。在ADC的输入端，孤立的SCLK表示为CLK，孤立的MOSI表示为DIN。在低速SPI通信期间，主时钟也被用于反向移动的时钟数据（MISO）。为了补偿主时钟（SCLK）已经被正向方向的隔离延迟的事实，当从ADC到FPGA的反向计时数据时，返回CLK的副本（隔离的SCLK）。这确保了CLK和DOUT的时间在它们被隔离时仍然同步，并分别到达FPGA作为RETURN_SCLK和MISO。

 

图4：典型的高速SPI隔离电路

为了使这种安排成功，不仅要有低的隔离器传播延迟和低的信道间偏斜，而且要有低的部分对部分偏斜。Maxim集成公司的MAX1493x和MAX1293x系列CMOS数字隔离器是专门设计的，以满足这些要求，并确保电路安排能够成功实现，以在高速SPI通信中提供隔离（图5）。

 

图5时钟返回主的计时

结论

基于Maxim专有的电容隔离技术，MAX1493x和MAX1293x系列的数字隔离器为系统设计者提供了最高程度的高速SPI隔离的灵活性。它们提供高隔离电压保护（高达5kVrms），同时也支持高达150Mbps的数据速率。这些部件运行在一个较宽的电源电压范围（1.71V至5.5V）内，典型的传播延迟为5ns (7.5ns，最大）。最大脉冲宽度失真为1ns，结合最大信道对通道偏斜为0.9ns和最大部分对部分偏斜为3ns，确保了高速SPI通信电路的可靠运行。

MAX1493x和MAX1293x每部分最多提供4个隔离通道，也非常适用于可编程逻辑控制器（plc），电信-医疗仪器和医疗器械的应用。