FPGA上实现的cortex-m3的mcu的RTL源码，加AHB APB总线以及uart的硬件RTL源代码工程 使用了cortex-m3模型的

FPGA上实现的cortex-m3的mcu的RTL源码，加AHB APB总线以及uart的硬件RTL源代码工程
使用了cortex-m3模型的mcu系统，包含ahb和apb总线，sram，uart，四通道基本定时器，可以跑armgcc编译的程序。
带有swd的仿真模型。
可以使用vcs进行swd仿真读写指定地址或寄存器。
带有的串口uart rtl代码，使用同步设计，不带流控。
带有配套的firmware驱动，可以实现收发数据的功能。
带有的四通道基本定时器，可以实现定时中断，具有自动reload和单次两种模式。
用于反馈环路实现、freertos和lwip等时基使用。
暂时不包括架构图中的DMA，高级定时器和以太网，后期陆续会加。
可以运行用户程序，可以加挂用户ip进行仿真调试。
除了使用了必要的cmsdk的模型，ahb apb总线生成代码和fpga ip核外，整个工程都是，脚本环境方便仿真和fpga综合。
工程编译后，可以在altera或者xilinx的fpga上运行并使用jlink盒子的swd模式读写指定地址。
带有串口的测试程序可以演示收发数据的功能。
该工程包含了完整代码和相应的脚本，适合有linux eda环境基础的mcu初学者，是很好的mcu硬件架构学习资料，不可商用。

ID:22400761144856924

NULL

相关的代码,程序地址如下：http://lanzoup.cn/761144856924.html