每天学命令<createBasicPathGroups>

最新推荐文章于 2024-03-17 15:50:19 发布
最新推荐文章于 2024-03-17 15:50:19 发布
阅读量1k 收藏 7
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Tao_ZT/article/details/105132412
版权

createBasicPathGroups 

[-expanded] 
[-reset] 

这个命令可以创建基本的Path Group, optimize优化引擎会基于Path Group来做优化，工具中默认的path group有以下两种

reg2reg (register-to-register)

reg2cgate (register-to-clock-gate)

-expanded  额外再创建其他以下path group: reg2reg, reg2cgate, in2reg, reg2out, in2out

-reset  删除所有现在的path group,效果和 reset_path_group一样

 

例子：

创建path group

createBasicPathGroups

Created reg2reg path group 

Effort level<high> specified for reg2reg path_group 

Created reg2cgate path group 

Effort level<high> specified for reg2cgate path_group


往期回顾

最低0.47元/天 解锁文章
Tao_ZT
关注
物理综合：timing_path&path_group
weixin_30588907的博客
05-01 1381
关于path and path group 本文针对常见的path和pathgroup 问题,做深入的分析和总结 path 和path group 属于时序设计中的基本问题,属于必须掌握的知识点 希望对大家的面试和工作有帮助，如有兴趣，可以添加微信号“xgcl_wei”进行更进一步的交流沟通学习 Design and library objects Ports...
为什么reg2cgate的setup难以满足？
最新发布
芯冰乐
08-31 596
从图上我们可以看出，clock gate的clock latency是delay1，reg1的clock latency是delay1+delay2，可以明显的看出，reg2cgate的setup，其launch clock path delay天生是要比capture clock path delay要多delay2的，因此其setup相对于reg2reg是不好满足的。因此，在数字后端脚本、flow上比较擅长，大家如果有相关的问题，可以提供答疑咨询服务。因此，能够让我们去处理的就是delay2的值。
DC中的path_group
kevindas的博客
08-01 5706
一、DC的默认行为 默认情况下，DC会根据path的capture clock来将path进行分组（没有clock的被分到default组）。然后DC会基于每个group来进行优化，优化始终对最差的path进行，直到满足以下任一条件时终止优化： group内的所有path均满足时序要求； group内最差的那条path已经优化不动了。 从上面的描述我们可以看到，虽然最差的path已经无力回天了，但是同一个group内次差的path仍然有优化的空间，但是DC却不去优化了。 因此，我们有时需要通过设置p
静态时序分析-path group
sinat_41774721的博客
06-21 4210
关键路径找不到优化解决方案，就会报告时序违反，也就是说关键路径没有达到时序满足，不会优化其它违反的时序路径。每个pathgroup,先优化关键路径(即最差的时序路径)，然后才会优化接下来最差的时序路径。默认每个时钟域对应一个pathgroup.设计的时序分组，叫做pathgroup。...
Design compiler约束之——path_group
笨蛋大乌龟的博客
11-26 2023
今天发现了一个宝藏文档（这也反映出了我有多菜，这么晚才发现）synopsys官方的timing约束手册。通过官方文档中的描述来一起学习一下这个path group约束。设计的时序路径被组织成group的形式，默认情况下，设计中每个时钟域有一个path group。
每天学命令<get_path_groups>
Tao_ZT的博客
03-18 675
get_path_groups[-regexp][-nocase]patterns这个命令可以创建符合要求的path group的集合，可以将集合...
innovus 增加path group 以及path adjustment 的命令
oTobias的博客
08-14 4423
#setAnalysisMode -clockGatingCheck true setMultiCpuUsage -localCpu 8 reset_path_group createBasicPathGroups -expanded set mmIn [dbGet [dbGet [dbGet top.insts.cell.name SNIRAM* -p2].instTerms.isInput ...
修复setup violation的方法总结
热门推荐
kobayashiyou的博客
07-19 1万+
innovus修复setup violation的方法总结 简单来说，setup检查是为了检查数据传输不能太慢，否则，在capture edge就不能正确的锁存数据。修复setup的方法分为以下几种。 1. DCG综合 DCG是DC的SPG MODE。其中包含了虚拟布局布线技术，使得在RTL综合期间预测布线拥堵。从而自动优化网表以达到减少cong.的情况。 参考文件：https://max.book118.com/html/2018/1014/8076024016001127.shtm 2. place 阶
综合约束命令group_path的理解
10-08
dc综合中group_path的理解。
innovus中path group 的策略和应用（上）
i_chip_backend的博客
03-17 1967
在所有的后端工具里边，有三个重要的引擎：auto-place，CTS，auto-route三个。这里边的auto-place是决断了整个设计时序的基点。。当然，就算是到了CTS/route阶段后，也可以继续利用auto-place数据优化的功能，在数据库上做数据路径增量优化（optDesign -increment）。可以说，数据路径的优化手段，实际上是贯穿在整个后端流程上的。。看看这其中的奥妙和有趣的事情。ICer GO!
FPGA——reg2reg路径的时序分析
08-04
本文主要对FPGA的reg2reg路径的时序进行了详细的分析，并列写了时间余量的相关公式。
低功耗之门控时钟设计
u011075954的专栏
09-13 9305
clock gating和power gating是降低芯片功耗的常用手段，相比power gating设计，clock gating的设计和实现更为简单，多在微架构、RTL coding阶段即可充分考虑，在综合时(compile_ultra -gate_clock)即可自动mapping到clock gating结构上去。本文先讲解clock gating，ICG的基本结构如下图所示： 门控时钟电路有效的降低了动态功耗，因为其减少了时钟树的翻转行为、减少了寄存器clock pin的翻转行为、减少了大
ICG setup timing violation介绍？
m0_61003348的博客
09-14 6798
门控时钟(clock gating)在RTL级电路设计过程中进行低功耗优化常用方法，能够有效降低动态功耗（翻转功耗）。Clock gating cell 可以由与门，与非门，或门或者或非门构成，但很容易产生Glitch。在实际使用中，一般用ICG（集成门控时钟单元）来完成clock gating。 下图展示了glitch的产生原因 在CTS时钟树综合的时候，ICG不会被看作sink，通常放置在source点附近，因此就会出现如上图这种结果。上图可以看出，在分析DFF到ICG的setup timing
时序分析基本概念介绍<clock gate>
Tao_ZT的博客
08-25 6215
今天我们要介绍的时序分析概念是clock gate。clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟pa...
静态时序分析（全网讲的最透的一篇）
weixin_44527361的博客
09-14 492
静态时序分析（全网讲的最透的一篇）
STA | 4. Latch应用总结！附Time Borrowing，Lockup，Clock Gating Check概念解析
RTL2GDS的博客
03-22 6221
原文链接： STA | 4. Latch应用总结！附Time Borrowing，Lockup，Clock Gating Check概念解析 你好，我是老本(Benjamin)。 前几篇STA文章谈到，同步数字电路中的Path主流还是用寄存器，但是锁存器(Latch)相关的Path也不容忽视，它既能用作数据存储单元，又能作为时钟控制单元。这一篇就讲讲Latch的功能，相关的Timing Path如...
芯片诚可贵，时序价更高——Optimize（二）
Tao_ZT的博客
05-05 1877
前面主要介绍了Optimize的一些基本概念，那么今天就来讲解一下它的一些实际运用，以及我们怎么才能用好这个强大的命令！！说到Optimize，那和它联系最紧密的就是Ti...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值