存储器－1

RAM-随机存储器
1.分为SRAM和DRAM;
2.SRAM静态随机存储器
内部由一个双稳态触发器(四个MOS)和两个选择信号的MOS的构成;
内部采用双稳态触发器，不需要时刻刷新。
3.DRAM动态随机存储器
内部由一个MOS和一个电容组成，地址信号控制MOS开关;
存储内容保持时间短，器件需要时刻刷新;
4.ROM-只读存储器
一旦写入，则很难擦除。

5.SDRAM同步动态存储器

A.存储容量，如512Mb(兆位)
32M44/地址数 位宽 Bank(存储块)
32M可分为5+20=25条地址线，行地址13，列地址12。

B.芯片引脚定义:
CLK时钟信号，所有信号状态在上升沿改变;
DQM信号:通俗点讲就是屏蔽某些位，例如数据总线是16位，DQML和DQMH分别控制低字节和高字节，高有效。当DQML为高，DQMH为低时，读操作时，存储器只存储高字节，忽略低字节。

C.基本操作
包括空、激活、读、写、预充电、自刷新、配置寄存器等操作命令，具体细节应用时详细学习;
上电初始化，要求VDD和VDDQ(3.3V)同时上电，输入CLK稳定后，等至少100us才开始:
预充电－>发起自刷新(至少两次)－>配置寄存器－>开始正常工作;
(
1、建立时间（setup time）触发器在时钟沿到来之前，其数据的输入端的数据必须保持不变的时间；建立时间决定了该触发器之间的组合逻辑的最大延迟。
    2、保持时间（hold time）触发器在时钟沿到来之后，其数据输入端的数据必须保持不变的时间；保持时间决定了该触发器之间的组合逻辑的最小延迟。
)