存储器3-DDR SDRAM双倍速率同步动态存储器

1.信号电平:采用STTL-2电平，2.5V
标准:
VIH(AC)=Vref+0.31
VIH(DC)=Vref+0.15
VIL(DC)=Vref-0.15
VIL(AC)=Vref-0.31
高于VIH(AC)为高，纹波只要不低于VIL(DC)就一直维持逻辑不变;低于VIL(AC)同理。
2.VREF的取值范围是0.49～0.51VDDQ
(以上是输入门限的一些定义)
3.STTL-2的匹配方式
输出串联Rs电阻，然后上拉Rt到VTT,VTT由外部电源提供，取值范围是:VREF-0.04～VREF+0.04;
有两种工作模式，classI和classII,前者线路电流8.1mA,后者线路电流16.2mA。DDR SDRAM常用classII模式，RS一般25R,RT一般50R。
(以上是输出的一些规定)