嵌入式HLS 案例开发步骤分享——Zynq-7010/20工业开发板（3）

目 录

4 matrix_demo 案例 27

4.1 HLS 工程说明 27

4.2 编译与仿真 30

4.3 综合 31

4.4 IP 核测试 36

4.4.1 PL 端 IP 核测试 Vivado 工程说明 37

4.4.2 PS 端 IP 核测试裸机工程说明 37

4.4.3 测试说明 39

前 言

本文主要介绍 HLS 案例的使用说明，适用开发环境： Windows 7/10 64bit、Xilinx Vivado

2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4。

Xilinx Vivado HLS (High-Level Synthesis，高层次综合) 工具支持将 C 、C++等语言转化

成硬件描述语言，同时支持基于 OpenCL 等框架对 Xilinx 可编程逻辑器件进行开发，可加

速算法开发的进程，缩短产品上市时间。

测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板。

4matrix_demo案例

案例功能： 实现 32*32 浮点矩阵乘法运算功能， 同时提供提高运算效率的方法。

4.1HLS工程说明

(1) 时钟

HLS 工程配置的时钟为 100MHz。如需修改时钟频率， 请打开 HLS 工程后点击 ，在

弹出的界面中的 Synthesis 栏目进行修改。