超级会员免费看
该文档详细介绍了全志A40i＋Logos FPGA开发板的硬件接口，包括MIPI LCD、TFT LCD、LVDS LCD、HDMI OUT、CVBS OUT等视频接口，以及USB、Ethernet、4G模块、WIFI模块、蓝牙模块等通信接口。此外，还提到了接口设计注意事项，如电平转换、ESD保护和信号复用。
前 言
本文档主要介绍板卡硬件接口资源以及设计注意事项等内容，测试板卡为创龙科技旗下的全志A40i＋Logos FPGA开发板。
核心板的ARM端和FPGA端的IO电平标准一般为3.3V，上拉电源一般不超过3.3V，当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结电容是否偏大，否则可能会影响到信号通信。
核心板CPU、ROM、RAM、电源、晶振等所有器件均采用国产工业级方案，国产化率100%。同时，评估底板大部分元器件亦采用国产工业级方案。
图 1 评估板硬件资源图解1
订阅专栏 解锁全文
458
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
