TI C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理创龙开发板硬件说明书

本文的硬件说明书,主要围绕创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板进行详细讲解:

TL6678F-EasyEVM是创龙基于SOM-TL6678F核心板而研发的一款多核高性能DSP+FPGA开发板。开发板采用核心板+底板方式，底板采用沉金无铅工艺的8层板设计，尺寸为247.33mm*139.8mm，它为用户提供了SOM-TL6678F核心板的测试平台。为了方便用户开发和参考使用，上面引出了各种常见的接口，可以帮助用户快速评估SOM-TL6678F核心板的整体性能。

        创龙SOM-TL6678F核心板基于TI KeyStone C66x多核定点/浮点TMS3206678 + Xilinx Kintex-7 FPGA设计的高性能DSP+FPGA高速大数据采集处理器，采用沉金无铅工艺的14层板设计，尺寸为112mm*75mm，经过专业的PCB Layout保证信号的完整性，和经过严格的质量管控，满足多种环境应用。

具体如下：

1. CPU处理器

基于TI KeyStone C66x多核定点/浮点DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高性能信号处理器，TI TMS320C6678集成8核C66x，每核主频1.0/1.25GHz，每核运算能力高达40GMACS和20GFLOPS，FPGA XC7K325T逻辑单元326K个，DSP Slice 840个，8对速率为12.5Gb/s高速串行收发器，以下是CPU功能框图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

 

1. NAND FLASH

核心板上采用工业级NAND FLASH，DSP端128MByte，硬件如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

 

1. NOR FLASH

核心板上采用工业级SPI NOR FLASH，DSP端（左边）128Mbit，FPGA端（右边）256Mbit，硬件如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

1. RAM

RAM采用工业级低功耗DDR3L，DSP端1/2Gbyte可选，FPGA端512M/1Gbyte可选，硬件如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

 

1. EEPROM

核心板上采用I2C接口1Mbit大小的工业级EEPROM，硬件如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

1. ECC

RAM采用工业级低功耗DDR3L，DSP端256M/512MByte可选，硬件如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

1. 温度传感器

核心板上有2个采用I2C接口的TMP102温度传感器，DSP端1个，FPGA端1个，实现了系统温度的实时监测，测量误差≤2℃，测试温度为-40℃至125℃，硬件如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

1. B2B连接器

开发板使用底板+核心板设计模式，底板和核心板各有4个B2B高速连接器，均为180pin，0.5mm间距，合高5.0mm连接器，传输速率可高达10GBaud，硬件及引脚定义如下图：

创龙TMS320C6678 DSP + Xilinx Kintex-7 FPGA高速大数据采集处理开发板硬件图解

 

1. LED指示灯

（1）核心板上有1个电源指示灯(LED0)，1个CPLD状态灯(LED8)，5个用户可编程指示灯：DSP端2个(LED1、LED2)，FPGA端3个(LED3～LED5)，硬件及引脚定义如下图：

 

（2）开发板底板有1个电源指示灯(LED0)，5个用户可编程指示灯：DSP端2个(LED1、LED2)，FPGA端3个（LED3～LED5），硬件及引脚定义如下图：

1. 按键

共有2个系统复位按键(KEY1：WARM RESET，KEY2：FULL RESET)，5个用户测试用按键，DSP端2个(SW1：NMI，SW2：USER1)，FPGA端3个(SW3～SW4：USER，SW5：PROG)，硬件及引脚定义如下图：

1. 串口

开发板上引出了1个DSP&FPGA复用调试串口SYS DEBUG(CON11)，通过USB转双串口芯片CP2105与Micro USB物理接口CON11连接。可以使用Micro USB线连接PC进行调试，连接后，可以在PC上看到一共挂载了2个串口设备。使用CP2105的好处是，只需一根USB连接线，就实现了2路串口。硬件及引脚定义如下图：

1. 千兆以太网口

开发板支持双千兆网口(CON3、CON4)，采用了Marvell Alaska 88E1111网络芯片，可自适应10/100/1000M网络，RJ45连接头内部已经包含了耦合线圈，因此不必另接网络变压器，使用普通的直连网线即可连接本开发板至路由器或者交换机，硬件及引脚定义如下图：

1. JTAG接口

开发板引出了4个JTAG接口，DSP端2个(CON7:MIPI、CON8:TI Rev B JTAG)，FPGA端2个(CON9:CPLD JTAG、CON10:FPGA JTAG)，硬件及引脚定义如下图：

1. SFP+光纤接口

开发板引出2个SFP+光纤接口(CON13、CON14)，传输速率可高达10Gbit/s，硬件及引脚定义如下图：

1. FMC接口

开发板上引出了2个工业级FMC连接器，FMC-LPC标准。支持高速ADC、DAC和视频输入输出，硬件及引脚定义如下图：

1. 拓展IO信号

开发板引出3个拓展信号接口(CON6、CON12、CON17)。DSP端2个(CON6、CON12)，50pin IDC3简易牛角座，间距2.54mm，含EMIF16、SPI、TIMER、GPIO拓展信号；FPGA端1个(CON17)，48pin欧式连接器，GPIO拓展接口。硬件及引脚定义如下图：

1. XADC接口

开发板引出了1个XADC接口（CON18，FPGA端），硬件及引脚定义如下图：：

 

1. 散热风扇接口

CON2是散热风扇接口，采用3pin，间距2.54mm，供电电压为12V，硬件及引脚定义如下图：

 

1. 启动拨码开关

SW6设有5位启动拨码开关来选择开发板的启动模式，ON为1，OFF为0，Don't Care = X，硬件及引脚定义如下图：

1. PCIe接口

开发板引出了PCIe Gen2 x4接口(CON5)，2通道，编码方案为8b/10b，总共64pin，主接口区42pin，单通道理论最高传输速率达5GBaud，即为5GBaud*8/10=4Gbit/s，硬件及引脚定义如下图：

 

1. 电源接口和拨码开关

开发板采用12V@5A直流电源供电，CON19为电源接口，SW8为电源拨码开关，硬件及引脚定义如下图：

 

1. BANK电压

开发板引出一个BANK电压（J1，FPGA端），1.8V、2.5V以及3.3V可选，硬件及引脚定义如下图：