Verilog开源项目——百兆以太网交换机（五）TCAM单元设计

最新推荐文章于 2024-09-02 15:13:43 发布
最新推荐文章于 2024-09-02 15:13:43 发布
阅读量1.2k 收藏 30
点赞数 22
分类专栏： Verilog开源项目——百兆以太网交换机 文章标签： 开源 fpga开发 网络 学习 verilog 交换机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sz_woshishazi/article/details/140128527
版权

Verilog开源项目——百兆以太网交换机（五）TCAM单元设计


🔈声明：未经作者允许，禁止转载
😃博主主页：王_嘻嘻的CSDN主页
🔑全新原创以太网交换机项目，Blog内容将聚焦整体架构、模块设计方面；更新周期可能会略慢，希望朋友们多多包涵
🧡关注本专题的朋友们可以学习到原创交换机设计的全流程，包括设计与验证（FPGA）。
🚩第一代交换机 — 从零开始 verilog 以太网交换机系列专栏：点击这里
💥第二代交换机 — Atom（百兆以太网交换机）专栏：点击这里

  Atom支持了包过滤特性，为了支持过滤的多样性，Atom将使用TCAM来存储过滤规则，以实现带优先级的1k条规则匹配，包过滤模块会根据接受包的特征向TCAM发起匹配请求，若匹配成功则进行对应操作，若匹配失败则按部就班的转发。

  而为了便于实现，以及资源的平衡，Atom TCAM将使用SRAM实现，并采取分层分列的小块SRAM结构。


一、Feature

  • SRAM实现形式；
  • 支持分层，分列的TCAM；
  • 支持pipeline处理，每cycle查询一次规则；
  • 支持添加、查找、删除规则；

二、概述

  Atom TCAM是为了实现PF中包过滤的特性，用来判断接收到的packet是否符合用户下达的某些规则。
在这里插入图片描述

  由于DPI功能过于复杂，所以Atom将DPI简化为包过滤特性，计划支持1K条包过滤规则。使用源地址、目的地址、源端口、目的端口、协议类型、报文长度和TCP flags共128-bits组成固定关键词，所以TCAM大小为128-bits x 1k。

  考虑到额外调用一个TCAM IP对成本和移植性不够友好，我们在此使用SRAM来实现TCAM的功能，并通过分层分列的划分方式减少SRAM的用量。
除了PF通过TCAM查询规则外，也有外部通道支持用户直接添加、删除、查询规则。


a）TCAM原理

  TCAM是一种三态内容寻址存储器，其比CAM增加了X态的内容寻址，x表示不论0、1都能匹配，TCAM寻址过程如下（和哈希表原理一样）：

  1. 当搜索内容为‘010’时，TCAM搜索到对应内容的地址为0；
  2. 当搜索内容为‘001’时，TCAM搜索到内容符合‘00x’，对应地址为2；
    在这里插入图片描述

b）TCAM分层分列

  考虑到在工程实现与移植方面，本设计使用SRAM来实现TCAM功能，参考《基于SRAM的硬件搜索引擎设计与实现》[1] 有关想法。

  用SRAM实现TCAM本质是将关键字内容作为SRAM的地址，将TCAM的地址映射为onehot形式的数据，表示是否存在对应关键字信息，具体过程如下图：
在这里插入图片描述
  例如TCAM的第一行数据‘001’，其对应SRAM中第二行的bit0，通过SRAM的行编码表示关键字，SRAM的列编号表示该关键字在TCAM的哪一行中。

  同理，TCAM的第八行数据‘1x1’应该映射到SRAM中‘101’行和‘111’行中的bit7。


  如果直接把128-bits x 1k rules的TCAM通过SRAM实现，将需要极大的SRAM，如果通过分列的方式，能有效的减少SRAM的使用量。
在这里插入图片描述
  如果是不分列的4-bits x 8的TCAM，需要一块8-bits x 16的SRAM来实现；但经过上图分列后的TCAM，只需要两块8-bits x 4的SRAM实现，节省了50%的SRAM使用量。

  而分列的本质意义就是将TCAM进行横向的拆分，拆成多个小TCAM进行并行的内容匹配，再相互&，只有所有小TCAM都匹配上时，才视为匹配成功，这个优化能以指数级降低SRAM深度。

  另一方面，为了更好的适配FPGA中的BRAM，我们将TCAM的行也进行分割，称为分层，具体如Atom TCAM架构图所示，这样一整个TCAM被分为多个小块，能更容易的划分SRAM的大小。每层之间采用优先编码器进行地址的选择，具体如下图所示:

在这里插入图片描述

  例如关键字‘00’同时hit了地址0、2、3、5，但根据优先级原则，TCAM会返回地址0。


c）外部通道

  PF只会发送search请求，而外部通道还可能发送add、delete请求，当发送该类请求时，需要带上对应地址，也就是rule序号，该序号也代表了该rule的优先级。如果是search请求，不需要输入地址。




三、接口

在这里插入图片描述






本次设计主要参考以下两篇论文，侵权必删：

【1】 杨蕊. 基于SRAM的硬件搜索引擎设计与实现[D]. 大连理工大学, 2020. DOI:10.26991/d.cnki.gdllu.2020.002322.
【2】 施自林. 基于SRAM的TCAM存储优化技术研究[D]. 国防科技大学, 2020. DOI:10.27052/d.cnki.gzjgu.2020.000507.





若有不专业或错误之处，欢迎指正！

具体电路实现及验证环境代码会在准备完毕后开源，目前暂时不能给出，请见谅

搜索关注我的微信公众号【IC墨鱼仔】，获取我的更多IC干货分享！

优秀的 Verilog/FPGA开源项目介绍（三十二）-RISC-V（新增俩）
OpenFPGA的博客
08-15 1807
优秀的 Verilog/FPGA开源项目介绍（三十二）-RISC-V关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。这里要明确两个概念：指令集规范（Specification）和处理器实现（Implementation）是两个不同......
[源代码]Verilog_HDL数字系统设计与验证--以太网交换机案例分析.rar
05-02
《Verilog HDL数字系统设计与验证：以太网交换机案例分析》 在现代电子设计领域，Verilog HDL（硬件描述语言）是广泛应用于数字系统设计与验证的重要工具。它允许工程师以一种结构化的方式描述硬件行为，进而通过...
Verilog开源项目——百兆以太网交换机（六）Packet filter单元设计
sz_woshishazi的博客
07-25 858
Atom PF是Switch入口的重要一环，负责接收的所有Packet的过滤工作，包括L2 VLAN check、L3 IP header checksum check、L4 TCP/UDP header checksum check以及用户自定义过滤规则ACL。
Verilog 开源项目使用教程
gitblog_00295的博客
08-16 301
Verilog 开源项目使用教程 verilogRepository for basic (and not so basic) Verilog blocks with high re-use potential项目地址:https://gitcode.com/gh_mirrors/ve/verilog 1. 项目的目录结构及介绍 verilog/ ├── examples/ │ ├── ad...
Verilog开源项目
Flip Program
01-24 6812
讲到开源，必然要准守开源的协议。而且必须要讲究原则： 此处引用阮一峰的博客的一张关于开源许可证的图片作为参考，具体细节以协议条款为准。 Caption RISC-V相关 RISC-V是开源指令集(ISA)。基于RISC-V的开源内核和SoC列表 SiFive Freedom E300/U500 Platform 包含E300和U500的RTL代码，cpu内核基于Rocket，增加了So...
Verilog开源项目——百兆以太网交换机（七）包修改模块设计
最新发布
sz_woshishazi的博客
09-02 755
Atom 包修改模块 PM（Packet Modifier）和PF对称，负责Atom出口Packet的整合，Packet从PM出去后就不再被改变。PM将负责出口带宽控制、风暴控制、VLAN映射、VLAN透传等VLAN管理，以及流量统计。
Verilog开源项目——百兆以太网交换机（一）架构设计与Feature定义
sz_woshishazi的博客
08-29 1484
经过第一代的交换机项目后，博主也算对交换机有了更深的认识，但是第一代的Feature过于单一，架构简单，和市场化的交换机功能完全脱节。而在学习Switch Core的过程中，也没有找到什么完善的中文学习资料，所以博主准备进一步完善以太网交换机的项目，希望凭微薄之力，为想学习的同学们多整理一些资料。   第二代交换机有更丰富的feature，更贴近真正使用的功能，除rtl代码，详细设计文档外，还会包括验证环境、验证代码，最后项目完成后，会全部开源供大家学习，顺利的话，希望还能上FPGA进行原型验证。
基于FPGA的以太网MAC层交换机设计与实现.pdf
07-13
随着可编程逻辑设备FPGA的普及，利用其并行处理能力和现场可编程特性，设计高性能的以太网MAC层交换机成为可能。 本篇文章介绍了使用Xilinx公司Artix-7系列FPGA芯片开发多端口以太网MAC层交换机的设计与实现。在...
FPGA+SDRAM+BCM5421SKQM+RTL8208B千兆百兆以太网主控板protel设计硬件原理图+PCB+FPGA逻辑源码.zip
03-26
FPGA+SDRAM+BCM5421SKQM+RTL8208B千兆百兆以太网主控板protel设计硬件原理图+PCB+FPGA逻辑源码，硬件4层板设计，大小为200x150mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无误的原理图和PCB印制板图，已经...
百兆以太网程序，fpga，verilog，解析udp协议
08-20
百兆以太网程序，fpga，verilog，解析udp协议，支持crc校验，
Verilog实现的以太网接口
08-24
状态机实现SPI 代码容易理解。想快速学习FPGA实现SPI接口的，这是个不错的选择
开源项目！用RTL8367RB打造的五口全千兆交换机-电路方案
04-20
年前事情比较少，做了一个五口全千兆交换机，芯片是RTL8367RB-CG。 家里书房局域网，PC都是千兆口，但是桌上的TP-link8口交换机是百兆的，两台机器对传资料备份的时候，峰值只能在11M/s左右。无奈哥有100G左右的资源，实在难以忍受龟速。况且书房PC2台，服务器1台，再加上临时会用的笔记本，最多5口够用，tp-link的8口交换机有些浪费且不精致。 于是便自己想着做一个5口的全千兆交换机，省的浪费了电脑千兆网卡的资源。。。 说干就干，先某宝查了一下，5口交换机在100左右，跪了，真便宜。。。 定芯片，看了BCM和马维尔的，都他妈是MAC+PHY的构架，真尼玛折腾，就想整个五口傻瓜交换机，你还逼着上PHY芯片。。。 最后定了RTL8367RB，5口集成千兆PHY的片子，还有2个GMI的管理口，可以升级做ROUTER用。。。 然后画图，画PCB，投板，备料，调试。。。 相比某宝上100的产品相比: 1:用料扎实，千兆口全部用Pulse jack的RJ45,全钽电容 2:方便使用，采用micro usb 5V供电，可以直接电脑usb取电使用 3:指示灯丰富，当前连接状态（千兆为绿色，百兆为橙色，十兆为红色），数据交换（绿色闪烁）。 4:可裁剪，方便转产降低成本。 PCB正面 PCB背面 5口千兆交换机正面 5口千兆交换机俯视图 5口千兆交换机micro usb接口 设计资料见附件
以太网控制器Verilog源码(含有MAC,MII接口)
11-07
以太网控制器Verilog源码(含有MAC,MII接口)
千兆以太网通信驱动模块（verilog）
08-15
千兆以太网通信驱动模块（verilog），本模块采用windows7操作系统，用xilinxISE14.7软件，NetAssist，Xcap软件，AX516芯片。对千兆以太网双向通信做了验证。
ethernet的VERILOG实现
06-27
ethernet的VERILOG实现，包含RTL级的Verilog描述，附带详细帮助文档
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为输入。 然后执行： 精制与...
Verilog 开源项目教程
gitblog_01170的博客
08-16 990
Verilog 开源项目教程 verilogRepository for basic (and not so basic) Verilog blocks with high re-use potential项目地址:https://gitcode.com/gh_mirrors/ve/verilog 项目介绍 Verilog 是一种硬件描述语言（HDL），广泛用于数字电路设计和验证。本项目由 se...
优秀的 Verilog/FPGA开源项目介绍（十二）- 玩FPGA不乏味
HackEle的博客
01-22 1804
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材优秀的 Verilog/FPGA开源项目介绍（十二）- 玩FPGA不乏味Hello，大家好，之前给大家分享了大约一百多个关于FPGA的开源项目，涉及PCIe、网络、RISC-V、视频编码等等，这次给大家带来的是不枯燥的娱乐项目，主要偏向老的游戏内核使用FPGA进行硬解，涉及的内核数不胜数，主要目标是高的可实现性及复现性。因为是娱乐项...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值