山东大学计算机组成原理实验6七段译码设计（含原理图，引脚分配，实验结果输入输出）

实验目的

熟悉Quartus II的设计流程全过程，学习计数器的设计和硬件测试。掌握原理图的设计方法。

实验原理

4位计数器连接7段译码，多数码管进行显示控制。实验框图如图6所示。

图6  原理图示意图

其中，CNT4B采用74161计数器芯片实现，DECL7S采用7448（共阳）设计。

实验内容

（1）设计工程文件，使实验平台工作于模式6，锁定引脚并硬件下载测试，输入引脚 clock0 绑定于键 8，输入引脚 rst0 绑定于键 7，清零引脚绑定于键 6，输出引脚 led[6..0]绑定于数码 8。引脚锁定后进行 编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。

 (2) 实验报告：将实验原理、设计过程、硬件测试结果写进实验报告。

实验原理图

实验步骤（含引脚分配）

（1）用图形输入法完成图中逻辑电路输入。

（2）管脚锁定：使实验平台工作于模式 6，锁定引脚并硬件下载测试，输入引脚 BIN 绑定于键 8，输入引脚 RBIN 绑定于键 7，输入引脚 LTN 绑定于键 6，输入引脚 CLK 绑定于 键 5，输入引脚 CLRN 绑定于键 4，输入引脚 LDN 绑定于键 3 输出引脚 OG,OF…OA 绑定于数 码 8。引脚锁定后进行编译、下载和硬件测试实验。

（3）生成元件符号。 

实验结果

（1）输入 BIN,RBIN,CLRN,LDN 保持 1，输入 CLK 为 0，输出码为 0，符合预期

（2）输入 BIN,RBIN,CLRN,LDN 保持 1，输入 CLK 进行一次脉冲，输出码为 1，符合预期

（3）输入 BIN,RBIN,CLRN,LDN 保持 1，输入 CLK 再进行 8 次脉冲，输出码为 9，符合预期

（4）输入 BIN,RBIN,CLRN,LDN 保持 1，输入 CLK 再进行 1 次脉冲，输出码为乱码， 符合预期