数字逻辑：触发器

R-S触发器（Reset-Set）

基本 R-S 触发器（与非门构成）

低电平有效

R = 0 ，S = 1 ：复位Q=0

R = 1 ，S = 0 ：置位Q=1

R = 1 ， S = 1 ：保持Q=现态

R = 0 ， S = 0 ：不允许，状态是不确定的

次态方程

基本 R-S 触发器（或非门构成） 

高电平有效

与上面相反，不细讲 

 时钟控制RS触发器

时钟端CP

CP = 0，RS端封闭，即无论怎么输入 Q 都是保持

CP = 1，RS端高电平有效

高电平有效

R = 1 ，S = 0 ：复位

R = 0 ，S = 1 ：置位

R = 1 ， S = 1 ：不允许

R = 0， S = 0 ：维持

J-K触发器

J-K触发器

高电平有效的新端口

对比RS触发器，加了输出反馈线，端口名字换了，J为S端 K为R端 

次态方程

 状态表、状态图

缺点

当 J = 1 、K = 1 时会在一个周期内多次出现空翻

主从J-K触发器

下降沿有效

J-K输入的功能与J-K触发器相同

状态表

​​​​​​​