Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤

最新推荐文章于 2024-05-19 10:08:12 发布
最新推荐文章于 2024-05-19 10:08:12 发布
阅读量5.5k 收藏 80
点赞数 3
分类专栏： FPGA 文章标签： FPGA MIG DDR3
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ZLK1214/article/details/111349678
版权

本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。

首先用Clocking Wizard配置时钟，由50MHz倍频到200MHz，作为MIG的系统时钟（sys_clk_i）和参考时钟（clk_ref_i）。

用MMCM倍频，输入的时钟为50MHz：

输出的时钟为200MHz：

点击OK，产生IP核，方式选择默认的Out of context per IP即可：

然后选择添加MIG核：

这些保持默认。代码中我们用的是默认的接口，不使用AXI4接口，不需要勾选AXI4 Interface：

这个也不用管：

选择驱动的是DDR3内存：

Clock Period设为2500ps，这样DDR3内存的驱动频率就是400MHz。后面还要选择DDR3内存的型号和位宽。
MIG核最关键的配置就是时钟的配置。这里的4:1表示DDR3内存的驱动频率，和用户程序代码运行的时钟频率之比为4:1，DDR3运行于400MHz，那么用户程序就运行于100MHz。

MIG内部PLL倍频器的输入时钟为200MHz：

（为了方便期间，MIG PLL输入时钟、系统时钟和参考时钟全部采用Clocking Wizard产生的200MHz时钟）

系统时钟和参考时钟要选择No Buffer。

这个保持默认：

从外部ucf文件读DDR3内存的引脚配置：

导入UCF文件，然后Validate，OK：

MA703-35T_MIG.ucf文件的内容如下：

NET "ddr3_dq[0]"                             LOC = "P6"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[1]"                             LOC = "R1"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[2]"                             LOC = "M5"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[3]"                             LOC = "N4"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[4]"                             LOC = "N5"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[5]"                             LOC = "N2"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[6]"                             LOC = "M6"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[7]"                             LOC = "P1"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[8]"                             LOC = "L3"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[9]"                             LOC = "J4"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[10]"                            LOC = "M3"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[11]"                            LOC = "K4"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[12]"                            LOC = "M2"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[13]"                            LOC = "K3"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[14]"                            LOC = "L4"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dq[15]"                            LOC = "L5"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dm[0]"                             LOC = "P2"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dm[1]"                             LOC = "J6"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_dqs_p[0]"                          LOC = "P5"      |   IOSTANDARD = DIFF_SSTL15           ;                                 
NET "ddr3_dqs_n[0]"                          LOC = "P4"      |   IOSTANDARD = DIFF_SSTL15           ;                                 
NET "ddr3_dqs_p[1]"                          LOC = "M1"      |   IOSTANDARD = DIFF_SSTL15           ;                                 
NET "ddr3_dqs_n[1]"                          LOC = "L1"      |   IOSTANDARD = DIFF_SSTL15           ;                                 
NET "ddr3_addr[13]"                          LOC = "W5"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[12]"                          LOC = "AA5"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[11]"                          LOC = "AB7"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[10]"                          LOC = "Y9"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[9]"                           LOC = "Y4"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[8]"                           LOC = "AA8"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[7]"                           LOC = "AA4"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[6]"                           LOC = "Y7"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[5]"                           LOC = "AA3"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[4]"                           LOC = "AB6"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[3]"                           LOC = "Y2"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[2]"                           LOC = "Y3"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[1]"                           LOC = "AA6"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_addr[0]"                           LOC = "AB3"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_ba[2]"                             LOC = "W2"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_ba[1]"                             LOC = "AB5"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_ba[0]"                             LOC = "AB2"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_ck_p[0]"                           LOC = "T5"      |   IOSTANDARD = DIFF_SSTL15           ;                                 
NET "ddr3_ck_n[0]"                           LOC = "U5"      |   IOSTANDARD = DIFF_SSTL15           ;                                 
NET "ddr3_ras_n"                             LOC = "V2"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_cas_n"                             LOC = "AA1"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_we_n"                              LOC = "W1"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_reset_n"                           LOC = "W4"      |   IOSTANDARD = LVCMOS15              ;                                 
NET "ddr3_cke[0]"                            LOC = "Y6"      |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_odt[0]"                            LOC = "AB1"     |   IOSTANDARD = SSTL15                ;                                 
NET "ddr3_cs_n[0]"                           LOC = "Y1"      |   IOSTANDARD = SSTL15                ;

这些保持默认：

同意完所有的协议后，生成MIG IP核，综合选项仍然选择Out of context per IP：

生成IP核后，可以在IP核里面的mig_7series_0.v里面看到这个IP核究竟有哪些引脚：

每个引脚的格式一目了然。

最后，在综合完自己的代码后，进入Schematic一看，可以看到DDR3的引脚早已配置好了，我们只需要配置其他的引脚就可以了。

也就是说，保存的pins.xdc里面是不包含DDR3引脚的配置的。DDR3引脚配置是专门在MIG IP核的文件夹里面有一个xdc文件。

 

工程建好了，IP核也配置好了，接下来就是编写代码了：https://blog.csdn.net/ZLK1214/article/details/111085879

MIG核自带的那个example工程很复杂，里面参数也很多，阅读起来很难懂。我们不用那个example工程，自己写代码调用IP核，简单易懂。

最后编译代码产生bit文件的时候，是没有报任何错误的，直接成功：


 

巨大八爪鱼
关注
  • 3
    点赞
  • 踩
  • 80
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
MIG核AXI4总线控制模块
02-14
1. 此模块配合MIG（AXI4接口）对MIG核进行读写操作
DDR控制器MIG核的使用
weixin_42039756的博客
02-19 8480
FPGA的片上存储资源bram简单好用，时序清晰，要不是总容量往往就几十Mb谁愿意用DDR呀······ 害，言归正传，因为设计需要存储147718003 双精度浮点复数这样的大号矩阵，所以只能放到DDR上去进行读写。之前在网上找了好多资料，但发现都没有一个很完整的教程教你怎么使用DDR控制器IP核MIG（Memory Interface Generator），所以写了这篇文章主要希望能帮初学者快...
FPGA-ddr3 MIG IP核的使用
最新发布
qq_45956475的博客
05-19 1008
ddr3 IP核的使用
DDR3（MIG核配置&官方demo&FPGA代码实现及仿真）
qq_43557686的博客
05-04 6753
由于直接对 DDR3 进行控制很复杂，因此一般使用 MIG IP 来实现，同时为了更简单地使用 MIG IP，我们采用 AXI4 总线协议进行控制。下面首先介绍 MIG IP 的配置，然后看看官方 demo （里面包含一个仿真要用到的 DDR3 模型）及其仿真结果，最后进行我们自己的控制代码实现。
【FPGA】十三、Vivado MIG IP核实现DDR3控制器（1）
weixin_62912626的博客
04-18 5400
我们在进行FPGA开发应用当中，经常会用到存储器来保存数据，常用的存储器有ROM、FIFO、SDRAM等等，这些存储器对于数据量小的情况下还尚可使用，但是如果我们需要做图像采集，数据处理等大量数据需要存储和传输的时候，这些存储器就有点力不从心了，需要寻找存储量大并且传输速率快的存储器，而DDR3不论是从存储量还是从传输速率上来看都是满足当前需求的，并且在常用的FPGA开发板上也比较常见。
VIVADO中MIG应用仿真（二）
qq_41759559的博客
05-11 769
大家可以对比一下在vivado中和modelsim中仿真速度，很明显modelsim中要快很多，那是因为vivado中是直径对mig控制器进行仿真，而modelsim中有点类似对ddr3的仿真模型进行仿真，所以modelsim中仿真较快，而且vivado仿真环境是占用内存的，所以不能仿真太长时间，modelsim中这些方面比vivado要好很多。在这里往后都比较复杂，务必按照步骤来做，目前这种仿真ddr3的方法csdn上没有，但这种方式仿真不容易出错，但搭建起来比较麻烦。
FPGA实现Xilinx Vivado DDR控制器（MIG IP核）的完整配置及读写仿真的工程源码
06-04
1、成功例化并配置好了一个完整的MIG IP核（接口为native接口），及示例工程自带的DDR仿真模型； 2、可以直接对对其进行官方的示例工程仿真； 3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试，测试无误...
DDR3 MIG IP核DDR3读写测试解决方案
08-19
DDR3 MIG (Memory Interface Generator) IP核是Xilinx公司提供的一个高级工具，用于在FPGA（Field-Programmable Gate Array）设计中实现DDR3 SDRAM（Double Data Rate Third Generation Synchronous Dynamic Random-...
基于MIG的DDR3读写测试电路Vivado工程已上板测试
04-01
自己编写的基于MIG IP核的针对DDR3的读写测试电路，非自带的示例工程，可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程，已成功上板调试。附带testbench，tb里包含有DDR3仿真模型及wiredelay...
xilinx DDR3控制mig IP的应用（二）_ddr3_fpga_MIG_
09-29
本篇文章将深入探讨在Xilinx FPGA中应用MIG IP进行DDR3控制的详细步骤和关键知识点。 一、DDR3基础知识 DDR3内存是一种高性能、低功耗的动态随机存取存储器，通过双倍数据速率传输提高带宽，即在时钟上升沿和下降沿...
09_ddr3_test.zip_MIG ddr3_ddr3 mig_frozenpgp_mig vivado_vivado
07-15
Vivado MIG（Memory Interface Generator）是Xilinx公司提供的一个强大工具，专门用于设计和配置基于FPGA的高性能DDR3内存接口。 Vivado MIG控制器是Vivado集成开发环境中的一个重要组件，它简化了DDR3内存接口的...
VIVADO中MIG应用仿真（一）
qq_41759559的博客
03-11 1179
VIVADO中官方仿真历程在实际开发过程中调用
基于VIVADO MIG核配置，以及读写的完成（附代码讲解）
ZZ2588的博客
12-07 5592
一、DDR3用户端见 如图是中间部分是我们MIG核，它分为，左边的用户接口与右边的DDR3接口，vivado给我们提供了便利的MIG核，我们只需要通过配置用户端的接口，就可以直接控制DDR3了。 MIG核的配置，网上一大堆，在这里，我就挑几个需要重点理解选项。 在应用一个模块之前，我们首先要了解这个模块的时钟树。 从上图中，我们可以得到 CLOCK PERIOD（clk1）、INPUT CLOCK PERIOD(clk2)、SYStem clock、PHY to c...
DDR原理及MIG IP核使用记录
qq_43541062的博客
04-02 1660
DDR=Double Data Rate双倍速率,DDR SDRAM=双倍速率同步动态随机存储器，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。SDR SDRAM采用单端（Single-Ended）时钟信号, 在一个时钟周期内只传输一次数据；而 DDR由于工作频率比较快，采用可降低干扰的差分时钟信号作为同步时钟。在一个时钟周期内可以传输两次数据，它能够在的DQS上升沿和和下降沿各传输一次数据。
FPGA中DDR3 MIG ip核使用说明
独木舟216的博客
08-01 3328
DDR3（全称：double-data-rate 3 synchronous dynamic RAM），即第三代双倍速率同步动态随机存储器。 1、同步是指DDR3数据的读取写入是按时钟同步的； 2、动态是指DDR3中的数据掉电无法保存，且需要周期性的刷新，才能保持数据； 3、随机存取即可以随机操作任一地址的数据； 4、double-data-rate，即时钟的上升沿和下降沿都发生数据传输。 micron的MT41K128M16TW；MT41K为型号，128M16表示DDR3容量大小为128M*16
Modelsim独立仿真DDR4
青春易逝，愿不负昭华，期待梦与远方
09-15 4257
前言 DDR4 MIG可以使用vivado自带的仿真器作仿真；也可以使用vivado软件打开modelsim的方式，使用modelsim仿真。如果，独立使用modelsim对DDR4 MIG进行仿真，则会遇到很多关于IP、关于路径等繁琐问题，本文对相关问题作整理。 1、打开DDR4 example示例工程。 首先使用vivado软件打开modelsim的方式，在modelsim平台对DDR4 example工程作仿真。 2、vivado导出do文件 通过该方式获得需要添加到modelsim中的
【FPGA】XILINX DDR3的MIG IP核的配置
weixin_47730622的博客
09-04 3754
XILINX DDR3的MIG IP核的配置
Xilinx DDR3学习总结——1、MIG核设置
gzy0506的博客
08-12 1253
前言开发板 DDR信息MIG 设置话说之前从来没有使用过DDR，工作中的项目都是流式处理的，没有一个大存储的需求，应该图像处理中DDR用的会比较多一些，但是一个这么常用的东西不预先学习一下也不像话，在这里，也就记录一下学习的过程。参考其他优秀的博主的文章，现学现会。
【Xilinx FPGA】DDR3 MIG 时钟管脚分配
洋洋Young的博客
03-17 1988
之前验证板卡 FPGA 芯片管脚，测试工程使用内部 PLL 生成的时钟作为 DDR3 的参考时钟。后来尝试将参考时钟改为外部 100M 晶振时钟，发现 MIG IP 配置工具找不到相应管脚，这说明 Xilinx DDR3 MIG IP 时钟管脚有特殊的分配规则。
xilinx fpga平台ddr3设计保姆式教程(3)mig ip核使用教程及ddr读写时序
09-20
Xilinx FPGA平台DDR3设计保姆式教程（3）是关于使用MIG IP核及DDR读写时序的教程。 首先，MIG（Memory Interface Generator）是Xilinx提供的IP核，用于简化DDR3控制器接口的设计。在使用MIG IP核前，需要根据DDR3芯片的规格参数，使用MIG生成一个适用于特定器件的IP核文件。生成IP核文件后，可以将其添加到设计中。 使用MIG IP核时，需要正确设置IP核的参数，以满足设计需求。这些参数包括时钟频率、数据宽度、时序参数等。为了正确设置这些参数，可以参考DDR3芯片的数据手册和Xilinx提供的MIG IP核使用手册。 在DDR3读写时序中，有多个重要的信号需要注意。首先是时钟信号，它用于同步数据的传输。时钟信号的频率应根据DDR3规格进行设置，通常为DDR3规格中指定的频率(比如900MHz)的一半。然后是地址信号，它用于指定要读写的存储单元的位置。地址信号的宽度应根据DDR3规格进行设置，通常为规定的位数(比如13位)。接下来是控制信号，包括读使能信号和写使能信号，用于控制读写操作的进行。最后是数据信号，用于实际的数据传输。数据信号的宽度应根据DDR3规格和设计需求进行设置。 在设计中，需要根据DDR3芯片的时序要求，来设置合适的读写延迟和时序参数。这些参数可以通过MIG IP核的配置界面进行设置。此外，还需要根据DDR3芯片要求，使用适当的芯片选择信号和刷新操作，以确保DDR3的正常工作。 综上所述，使用Xilinx FPGA平台进行DDR3设计时，可以使用MIG IP核来简化接口设计，并根据DDR3规格和时序要求来设置相关参数。合理设置这些参数，可以保证DDR3的正常读写操作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

巨大八爪鱼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值