Vivado下配置DDR3的MIG IP核————官网案例学习

王是求是

已于 2024-01-21 11:21:13 修改

阅读量2.2k

点赞数 14

文章标签：学习 fpga开发

于 2024-01-19 22:29:29 首次发布

本文链接：https://blog.csdn.net/m0_59953980/article/details/135706995

版权

本文详细指导了如何在MIG7Series中配置DDR3接口，包括选择接口类型、设置时钟频率、信号线参数、阻抗匹配和引脚分配，以及生成并测试官方示例。重点强调了系统时钟选择和XADC温度补偿的应用。

摘要由CSDN通过智能技术生成

1.双击 Memory Interface Generator(MIG 7 Series)

2.next

3.注意下面箭头处无需勾选，倘若勾选，则是选择AXI接口，本次使用的是native接口

4.next，此处无需考虑兼容其他器件。

5.选择DDR3

6.第一个箭头，是指DDR3能够运行的周期（2500ps），即最大频率(400MHz)。尽管此芯片可以实现的最大频率(1/125*1000=800MHz),但是，由于此芯片所能提供的最大速度为400MHz,因此填写2500ps。

第二个箭头，代表DDR3的型号。MT41J是指镁光的一种DDR3型号。

第三个箭头，因为我们是两片DDR3芯片，所以是32位。

第四个箭头，选择normal，这样的好处是可以节省资源，其他默认不变。

上面打勾的是进行掩膜。可以防止数据误写入。

下面两幅图，是对黄色字及上面红线的解释说明。

7.箭头是指系统时钟，这个时钟是工作时钟可以选择200MHz,也可以是其他的。红色框更加有利于MIG核进行数据写入DDR3中。

8.第一个箭头，表示是对system clk的操作，有三种选择（Differential、Singled-Ended和No buffer）.前两种表示FPGA外部电路提供的时钟信号（差分时钟，单端时钟）,最后一种代表的是FPGA内部经由锁相环生成的时钟信号。一般在设计开发板，为了节约引脚数目，此信号会由FPGA内部锁相环生成更为方便。

第二个箭头是指参考时钟有四种，前三种和系统时钟的配置是一致的。第四种表示，如果系统时钟也是200MHz二者可以共用一个时钟。这也就说明，参考时钟是固定200Hz。这里需要注意2020.2版本的设置IP核时有Bug，第二次打开，系统时钟会变化为400MHz，因此参考时钟找不到Use System Clock选项。

第三个箭头是XADC进行温度采集的，百度翻译如下：
内存接口使用 XADC 模块的温度读数来执行温度补偿，并使读取的 DQS 保持在数据窗口的中心。每个设备有一个 XADC 块。如果 XADC 当前未在设计中的任何位置使用，请启用此选项以实例化模块。如果已使用 XADC，请禁用此 MIG 选项。然后，用户需要向顶层 12 位 device_temp_i 输入端口提供温度值。有关详细信息，请参阅答复记录 51687 或 UG586。

9.这个是设置信号线的阻抗匹配，和开发板的设置有关，一般阻抗越大，其线宽越窄，更加有利于布线，这里根据开发板PCB布线自行设置。