PLX PCIe Switch使用

已于 2022-02-23 15:21:51 修改
阅读量2w 收藏 69
点赞数
分类专栏： 存储 文章标签： pex8724 plx pcie switch
于 2019-03-31 16:51:22 首次发布
转载请关注我的-公众号-青儿创客基地-QQ技术交流群852283276
本文链接：https://blog.csdn.net/Zhu_Zhu_2009/article/details/88930687
版权

作者

QQ群：852283276
微信：arm80x86
微信公众号：青儿创客基地
B站：主页 https://space.bilibili.com/208826118

参考

Exploring the Complexities of PCIe Connectivity and Peer-to-Peer Communication
The mystery of peer-to-peer transfer
pcie-peer-to-peer-communication
PCIe Switch高级功能及应用
SOFTWARE DEVELOPMENT KITS
PCI EXPRESS SWITCHES
PCIE switch 非透明桥

P2P

CPU FT1500A/16，盘starblaze 1TB，FPGA1 PCIe1.0x8，FPGA2 PCIe3.0x8，

storage@kylin:~$ sudo ./nvmel_benchmark -i /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1
disk[0]: /dev/nvme0n1 size=[1022545821696Bytes 975175MB 952GB] max_hw_sectors=1024 online_queues=17 stripe_size=0 lba_shift=9 name=nvme0 serial=C1PSMDCP00038 model=S1200ITT1-T1M21T fw_rev=1.2.0.2
disk[1]: /dev/nvme1n1 size=[1022545821696Bytes 975175MB 952GB] max_hw_sectors=1024 online_queues=17 stripe_size=0 lba_shift=9 name=nvme1 serial=C1PSMDCP00015 model=S1200ITT1-T1M21T fw_rev=1.2.0.2
disk[2]: /dev/nvme2n1 size=[1022545821696Bytes 975175MB 952GB] max_hw_sectors=1024 online_queues=17 stripe_size=0 lba_shift=9 name=nvme2 serial=C1PSMDCP00049 model=S1200ITT1-T1M21T fw_rev=1.2.0.2
disk[3]: /dev/nvme3n1 size=[1022545821696Bytes 975175MB 952GB] max_hw_sectors=1024 online_queues=17 stripe_size=0 lba_shift=9 name=nvme3 serial=C1PSMDCP00047 model=S1200ITT1-T1M21T fw_rev=1.2.0.2

读写PC内存的速度，

storage@kylin:~$ sudo ./nvmel_benchmark -w /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1 -p malloc -s 0x4000000 -l auto -n 512 -m 16
auto rwLength=0x800000
disk /dev/nvme0n1 cmd 0x4, speed 885.43MB/s, cost times 4626ms
disk /dev/nvme1n1 cmd 0x4, speed 891.79MB/s, cost times 4593ms
disk /dev/nvme2n1 cmd 0x4, speed 892.76MB/s, cost times 4588ms
disk /dev/nvme3n1 cmd 0x4, speed 898.25MB/s, cost times 4560ms
storage@kylin:~$ sudo ./nvmel_benchmark -r /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1 -p malloc -s 0x4000000 -l auto -n 512 -m 16
auto rwLength=0x800000
disk /dev/nvme0n1 cmd 0x2, speed 2147.88MB/s, cost times 1907ms
disk /dev/nvme1n1 cmd 0x2, speed 2169.49MB/s, cost times 1888ms
disk /dev/nvme2n1 cmd 0x2, speed 2142.26MB/s, cost times 1912ms
disk /dev/nvme3n1 cmd 0x2, speed 2140.02MB/s, cost times 1914ms

单盘p2p速度，

storage@kylin:~$ sudo ./nvmel_benchmark -r /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1 -p 0x6c000000 -s 0x4000000 -l auto -n 512 -m 16
auto rwLength=0x800000
disk /dev/nvme0n1 cmd 0x2, speed 1478.17MB/s, cost times 2771ms
disk /dev/nvme1n1 cmd 0x2, speed 1481.91MB/s, cost times 2764ms
disk /dev/nvme2n1 cmd 0x2, speed 1463.38MB/s, cost times 2799ms
disk /dev/nvme3n1 cmd 0x2, speed 1465.47MB/s, cost times 2795ms
storage@kylin:~$ sudo ./nvmel_benchmark -r /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1 -p 0x74000000 -s 0x4000000 -l auto -n 512 -m 16
auto rwLength=0x800000
disk /dev/nvme0n1 cmd 0x2, speed 2036.80MB/s, cost times 2011ms
disk /dev/nvme1n1 cmd 0x2, speed 2016.74MB/s, cost times 2031ms
disk /dev/nvme2n1 cmd 0x2, speed 2054.16MB/s, cost times 1994ms
disk /dev/nvme3n1 cmd 0x2, speed 2039.84MB/s, cost times 2008ms
storage@kylin:~/nvmelite$ 
storage@kylin:~/nvmelite$ sudo ./nvmel_benchmark -w /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1 -p 0x6c000000 -s 0x4000000 -l auto -n 512 -m 16
auto rwLength=0x800000
disk /dev/nvme0n1 cmd 0x4, speed 885.05MB/s, cost times 4628ms
disk /dev/nvme1n1 cmd 0x4, speed 894.52MB/s, cost times 4579ms
disk /dev/nvme2n1 cmd 0x4, speed 902.40MB/s, cost times 4539ms
disk /dev/nvme3n1 cmd 0x4, speed 891.79MB/s, cost times 4593ms
storage@kylin:~$ sudo ./nvmel_benchmark -w /dev/nvme0n1:/dev/nvme1n1:/dev/nvme2n1:/dev/nvme3n1 -p 0x74000000 -s 0x4000000 -l auto -n 512 -m 16
auto rwLength=0x800000
disk /dev/nvme0n1 cmd 0x4, speed 892.18MB/s, cost times 4591ms
disk /dev/nvme1n1 cmd 0x4, speed 891.02MB/s, cost times 4597ms
disk /dev/nvme2n1 cmd 0x4, speed 899.23MB/s, cost times 4555ms
disk /dev/nvme3n1 cmd 0x4, speed 900.22MB/s, cost times 4550ms

并行p2p速度，

storage@kylin:~$ ./tbw.sh  # 1.2GB/s + 1.2GB/s
disk /dev/nvme0n1 cmd 0x4, speed 641.91MB/s, cost times 6381ms # FPGA1
disk /dev/nvme1n1 cmd 0x4, speed 640.80MB/s, cost times 6392ms # FPGA1
disk /dev/nvme2n1 cmd 0x4, speed 628.80MB/s, cost times 6514ms # FPGA2
disk /dev/nvme3n1 cmd 0x4, speed 626.59MB/s, cost times 6537ms # FPGA2
storage@kylin:~$ ./tbr.sh  # 2.1GB/s + 1.5GB/s
disk /dev/nvme2n1 cmd 0x2, speed 1069.73MB/s, cost times 3829ms # FPGA2
disk /dev/nvme3n1 cmd 0x2, speed 1068.06MB/s, cost times 3835ms # FPGA2
disk /dev/nvme1n1 cmd 0x2, speed 786.94MB/s, cost times 5205ms # FPGA1
disk /dev/nvme0n1 cmd 0x2, speed 787.24MB/s, cost times 5203ms # FPGA1
storage@kylin:~$ ./tbr_fpga2.sh # 2.2GB/s
disk /dev/nvme2n1 cmd 0x2, speed 562.95MB/s, cost times 7276ms # FPGA2
disk /dev/nvme3n1 cmd 0x2, speed 559.87MB/s, cost times 7316ms # FPGA2
disk /dev/nvme0n1 cmd 0x2, speed 548.62MB/s, cost times 7466ms # FPGA2
disk /dev/nvme1n1 cmd 0x2, speed 548.84MB/s, cost times 7463ms # FPGA2

X86平台，PEX8747，

$ sudo ./dma_benchmark -i xaxicdma -c c2h -s cmem -d 0x100000000 -m cdev:xaxicdma2@cca00000 -l 0x400000 -n 64
global params: 
  dma type: xaxicdma read 0x400000 bytes from 0x34400000 to 0x100000000
  cmd type: read
  poll time: 0
  test cycle: 64
  xaxicdma type: cdev name: /dev/xaxicdma2@cca00000
speed: 6095.24MB/s, cost times: 42ms
$ sudo ./dma_benchmark -i xaxicdma -c h2c -s cmem -d 0x100000000 -m cdev:xaxicdma2@cca00000 -l 0x400000 -n 64
global params: 
  dma type: xaxicdma write 0x400000 bytes from 0x34400000 to 0x100000000
  cmd type: write
  poll time: 0
  test cycle: 64
  xaxicdma type: cdev name: /dev/xaxicdma2@cca00000
speed: 5565.22MB/s, cost times: 46ms
qe@qe-pc:~/software/hw$ sudo ./dma_benchmark -i xaxicdma -c c2h -s 0xd0000000 -d 0x100000000 -m cdev:xaxicdma2@cca00000 -l 0x400000 -n 64
global params: 
  dma type: xaxicdma read 0x400000 bytes from 0xd0000000 to 0x100000000
  cmd type: read
  poll time: 0
  test cycle: 64
  xaxicdma type: cdev name: /dev/xaxicdma2@cca00000
speed: 4196.72MB/s, cost times: 61ms
qe@qe-pc:~/software/hw$ 
qe@qe-pc:~/software/hw$ 
qe@qe-pc:~/software/hw$ sudo ./dma_benchmark -i xaxicdma -c h2c -s 0xd0000000 -d 0x100000000 -m cdev:xaxicdma2@cca00000 -l 0x400000 -n 64
global params: 
  dma type: xaxicdma write 0x400000 bytes from 0xd0000000 to 0x100000000
  cmd type: write
  poll time: 0
  test cycle: 64
  xaxicdma type: cdev name: /dev/xaxicdma2@cca00000
speed: 4654.55MB/s, cost times: 55ms

软件架构

PCIe总线架构，
在这里插入图片描述
Port Numbering端口号和PCIe设备号的对应关系，
在这里插入图片描述
PEX8724有2个Station，最多6+1个Port（Port 8是一个软件虚拟Port），PEX8764有4个Station，最多16个Port，对比PEX8724和PEX8764系统，对于系统上的软件拓扑和实际硬件的对应关系，首先确定上行端口在哪个Station，如果在Station 0，就很简单，比如下面的PEX8764系统，15个下行Port全预留，可以看到1，2下没有EP，对应Station 0 Port 1/2，没有6，7，因为4，5配置成x8。

root@t2080rdb:~# lspci -tv
-[0000:00]---00.0-[01-0f]----00.0-[02-0f]--+-01.0-[03]--
                                           +-02.0-[04]--
                                           +-03.0-[05]----00.0  Samsung Electronics Co Ltd Device a804
                                           +-04.0-[06]----00.0  Device 0731:8000
                                           +-05.0-[07]----00.0  Device 0731:8000
                                           +-08.0-[08]----00.0  Samsung Electronics Co Ltd Device a804
                                           +-09.0-[09]----00.0  Samsung Electronics Co Ltd Device a804
                                           +-0a.0-[0a]----00.0  Samsung Electronics Co Ltd Device a804
                                           +-0b.0-[0b]--
                                           +-0c.0-[0c]----00.0  Samsung Electronics Co Ltd Device a804
                                           +-0d.0-[0d]----00.0  Samsung Electronics Co Ltd Device a804
                                           +-0e.0-[0e]----00.0  Samsung Electronics Co Ltd Device a804
                                           \-0f.0-[0f]----00.0  Samsung Electronics Co Ltd Device a804

下面的PEX8724系统，上行端口接在Station 1 Port 9，x8模式，Station 1还有Port 8，Station 0有4个x4 Port，所以总线号还是0，1，2，3，8这几个值，但Port 8和上行端口在一个Station，它先被识别，占用0，还剩1，2，3，8四个号分给Station 0的4个Port，所以当上行端口不在Station 0时，一一对应的关系就不那么明显了，具体情况具体分析，

root@zynqmp:~# lspci -tv
-[0000:00]---00.0-[01-07]----00.0-[02-07]--+-00.0-[03]----00.0  PLX Technology, Inc. Device 87b1
                                           +-01.0-[04]----00.0  Samsung Electronics Co Ltd NVMe SSD Controller SM961/PM961
                                           +-02.0-[05]----00.0  Samsung Electronics Co Ltd NVMe SSD Controller SM961/PM961
                                           +-03.0-[06]----00.0  Samsung Electronics Co Ltd NVMe SSD Controller SM961/PM961
                                           \-08.0-[07]--

PCI内存映射配置空间，
在这里插入图片描述

Switch Routing

As you told Memory Write transactions requires “valid” Addr of recipient and Data and Memory read transactions requires “Vaild” Addr and data "size " required to creates write or read requests. For the requests from Downstream port, switch takes care of routing to any Upstream (Root) or Downstream (peer to peer), by comparing with its “Base and Limit” Registers. Switch Routing: First check the address on its own bars, if it matched, it will consume. Two bars are available in each Switches. If not, check its IO/P-MMIO/NP-MMIO Base and Limit Register pairs based on the request type. If a TLP travels to Upstream port and if it matches to its Base and Limit Registers it will be handled as “Unsupported Request” on secondary interface. ( again it will pass to the downstream port, other than one that it received, since it may be peer-to-peer communication). If not matches at any interface, it will forwarded to its primary interface as it not matches for the bridge and any function beneath this bridge.

硬件架构

4.4节Hardware Architecture，PEX8724包含两个Station，Station 0对应Port 0 ~ Port 3，Station 1对应Port 8 ~ Port 10，其中Port 8是软件虚拟的，
在这里插入图片描述

端口配置

在这里插入图片描述

芯片复位

在这里插入图片描述

I2C

寄存器访问方法，
在这里插入图片描述
写命令格式，
在这里插入图片描述
读命令格式稍有不同，Command字段为100b，写数据流程，

start > addr > cmd > data > stop

读数据流程为，

start > addr > cmd > stop > start > addr > data > stop

Serial EEPROM

SPI接口的EEPROM，刚开始是11，表示找到EEPROM但是没有有效的配置数据。
322
REG BYTE COUNT是总字节数，不是寄存器个数。
323

Read Pacing

Read Pacing是协调资源分配，在大流量设备工作时，防止小流量设备得不到仲裁被饿死，

ACS Extended Capability Registers

Egress/Ingress Control

三遍猪
关注
专栏目录
PCIe系统中Switch介绍
咸鱼弟的博客
10-24 6012
本节主要介绍Switch的内部结构。从系统软件的角度上看，每一个PCIe链路都占用一个PCI总线号，但是一条PCIe链路只能连接一个PCI设备，Switch、EP或者PCIe桥片。PCIe总线使用端到端的连接方式，一条PCIe链路只能连接一个设备。
基于FPGA的PCIE设计（1）
zhangningning1996的博客
05-14 1万+
PCIE基本原理简单概述项目简述PCIE简介 项目简述 PCIE技术在FPGA中的应用已经非常普遍，也是同学们学习的一个难点。我们会在本篇博客中讲解PCIE的理论知识，供大家了解PCIE。在下一篇博客中讲解PCIE在VIVADO中的应用，这里使用简单的方式，即XDMA。或许直接使用XDMA便可以不用了解PCIE的基础知识，但是为了知识的完整性，我们还是先在这篇博客中简要介绍PCIE。 PCIE简介 PCI Express 是用来互联计算机和外围设备的高速接口总线，是一种能够应用于移动设备，台式电脑，工作站，
PCIE Switch结构
最新发布
weixin_41230430的博客
07-24 800
PCIe总线的QoS要求PCIe总线区别对待优先权不同的数据报文，而且无论PCIe总线的某一个链路多么拥塞，优先级高的报文，如等时报文(Isochronous Packet)都可以获得额定的数据带宽。然后我们使用VC3运送急救物资，VC2运送EMS，VC1运送平信，VC0运送包裹，当然使用VC0同时运送平信和包裹也是可以的，但是平信或者包裹不能使用一种以上的汽车运送，如平信如果使用了VC1运输，就不能使用VC0。PCIe总线使用Switch进行链路扩展，在Switch中，每一个端口对应一个虚拟PCI桥。
【PCIe小知识】如何区分PCIe协议中的P2P和E2E？
itnan110的博客
05-01 3275
上述三种传输方式，如下图所示：图中，蓝色通道表示点对点(Point to Point)传输；红色通道表示**端对端(End to End)传输；绿色通道表示同级间(Peer to Peer)**传输。
PCIe+Switch高速存储方案设计
Herok
02-19 1万+
上篇文章分享了《zynq高速存储方案》，zynq存储方案实现了1.2GB/s的存储速率，这篇文章分享pcie+switch常规方案，这种方案在存储领域很常见，目前作者实现switch方案存储速度有5GB/s和6.5GB/s，以及没有国产化要求并且不使用switch方案储存速率5GB/s。具体速度多少根实际的SSD盘数和switch选择都有很大关系，高速存储在设计存储方案时会有很多考虑，比如是否全国产化，速度指标，SSD盘容量，数据是否需要备份，硬件成本，开发难度系数等诸多因素，只有结合实际项...
plx的SDK，包含PLXMON软件，用于EEPROM的读写
04-29
PLX公司的软件开发包，用于PCI设备的开发。
【PCI】pcie-switch应用——热拔插（七）
zz2633105的博客
05-09 6593
内核热插拔驱动 PCI设备在BIOS启动阶段枚举，之后传给linux内核，由linux内核将每个PCI设备注册到pci_bus_type总线上，进而匹配pci驱动，如下图所示。 PCI桥设备也会匹配pci驱动，这个驱动名称为pcieport，该驱动在portdrv_pci.c文件中注册，来看一下它的匹配规则，如下所示。 static int __init pcie_portdrv_init(void) { if (pcie_ports_disabled) return -EACCES; pcie
【PCIe】 Switch
珂珂可爱多
07-02 759
如图所示，pcie Switch 被定义为多个虚拟PCI-to-PCI Bridge设备的逻辑集合。不允许将数据包分成更小的数据包，例如，一个具有256字节有效载荷的单个数据包不能分成两个128字节有效载荷的数据包。switch必须在任意一组端口之间转发所有类型的TLPs (Transaction Layer packet)。例如，基于地址的路由，不包括在多播中使用。. Switch在配置软件中表现为两个或多个逻辑PCI-to-PCI桥。不需要支持下行端口作为锁定请求的发起端口.
PCIE switch 连接绿联SSD
乐于分享
12-16 1032
硬件平台：jetson xavier + +PM4000开发板(100 lane) G7200 1.使用绿联的G7200 2.PM4000 的statck5连接xavier,statck0 的port0 连接通过线缆连接绿联G7200 3.先给PM4000上电，再给xavier开机。 可以看到03:00.0即SSD,如下的详细信息 通过chiplink工具查看状态：xavier为 x8,SSD为x4 查看硬盘状态： 可成功创建文件： ...
PCIE switch连接西部数据SSD
乐于分享
12-16 532
硬件平台：jetson xavier + +PM4000开发板(100 lane) G7200 1.使用西部的G7200 查看pcie总线 lspci -s 03:00.0 -vv 使用chiplink查看状态 硬盘设备/dev/nvme0n1 格式化，创建文件系统 测试文件读写： ...
pex8632.rar_PLX8632_pex 8632_pex8632_plx switch_switch
09-23
关于pcie switch(PLX PEX8632)的三个功能， 1.external eeprom读写 2.build-in loopback 3.改变Amplitude and DeEmphasis
PLX最新Gen 2 PCIe交换芯片上市
12-08
PLX科技有限责任公司日前将Gen2(PCIe规范2.0,5.0GT/s)交换芯片系列产品投放市场，从而扩展了其Gen1(PCIe规范1.0/1.1,2.5GT/s)产品系列。加上Gen2交换芯片，PLX共有26款PLXPCIe产品，其中大多数已开始大量生产，出货已经超过100万颗。PLX全面的PCIe互连解决方案使得PCIe市场得到快速发展，PLX的各种PCIE解决方案可以提供最高的性能和低功耗。 　　新的ExpressLanePCIeGen2交换芯片包含了PEX8648(48Lanes，12ports)，PEX8632(32Lanes，8ports)，PEX8624(24Lane，6p
PLX(Avago) PEX_8619硬件RDK，文档后面有原理图！！
09-10
最近一直在学习pcie，找到了这个资料，大家一起来学习吧！ PEX_8619BA_BB_RDK_HRM_15Apr09.pdf (1.73 MB, 下载次数: 75 ) PCIE , PLX , switch
PLX PCI卡 linux驱动
01-26
PLX chip families in PCI/PCIe, including 6000-series PCI-to-PCI bridges, 9000-series PCI-to-Local bus bridges, & 8000-series PCI/PCIe bridges & switches. Some samples are provided only for specific ...
【PCIe】PCIe Switch内部数据仲裁机制
smartvxworks的博客
04-09 476
上图所示的结构将PCIe总线端口、存储器控制器等一系列与外部设备有关的接口都集成在一起，并统称为RC。RC具有一个或者多个PCIe端口，可以连接各类PCIe设备。PCIe设备包括EP(如网卡、显卡等设备)、Switch和PCIe桥。PCIe总线采用端到端的连接方式，每一个PCIe端口只能连接一个EP，当然PCIe端口也可以连接Switch进行链路扩展。通过Switch扩展出的PCIe链路可以继续挂接EP或者其他Switch。
PCIE总线硬件设计篇
热门推荐
sinat_15677011的博客
07-18 2万+
PCIe总线概述 随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。 PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCIe总线除了在连接方式上与PCI总线不同之外，还使
PCIE switch 非透明桥
乐于分享
12-17 4077
非透明桥，可以把PCIE switch分为几个单独的虚拟switch部分，每一部分都有USP和0或更多的下游端口。这就可以使switch连接多个RC。 每个RC可以枚举自己PCIe域的设备。 NT EP为RC提供了IPC机制 RC可以通过NT 的BRA来获取其他域的PCIe内存地址空间。 如下图：NT EP use case within a Non-Transparent switch Non-Transparent Bridge (NTB)实现了PCI域内通信，跨域通信。使得 hosts和E.
PCIe Switch PM40028调试
若星
11-14 3100
PCIe Switch PM40028调试
PCIE知识点-008：PCIE switch的结构
IC小鸽的博客
06-26 8536
本文讲解了PCIE switch的常见的几种结构
plx9054驱动 win7 plx
07-19
### 回答1： plx9054是一款常用的PCI总线芯片，用于扩展计算机的I/O接口。在Windows 7操作系统中安装和使用plx9054驱动需要以下几个步骤： 第一步，确认电脑中plx9054设备的硬件连接正常。将plx9054芯片正确插入计算机的PCI插槽，并确保插槽及芯片与其他硬件设备的连接无误。 第二步，下载适用于Windows 7的plx9054驱动程序。在plx官方网站或其他可靠下载站点上搜索并下载与操作系统版本匹配的驱动程序。 第三步，安装驱动程序。双击下载的驱动程序安装文件，按照指示完成驱动的安装过程。确保选择正确的操作系统版本，并且遵循安装过程中的操作要求。 第四步，重启计算机。驱动安装完成后，根据提示重新启动计算机，以使驱动生效。 第五步，确认驱动是否成功安装。在设备管理器中查找plx9054设备，确认设备状态是否正常。如果设备显示正常，说明驱动安装成功。 最后，测试plx9054设备功能。通过相关应用程序或工具，测试plx9054设备的功能是否正常，例如读写数据等操作。 需要注意的是，在使用plx9054驱动前，建议先备份重要数据，并确保使用的驱动程序来源可靠，以防止安装错误或驱动文件受到恶意程序的篡改。 ### 回答2： 对于PLX9054芯片的驱动在Windows 7系统上，您可以按照以下步骤进行安装： 1. 首先，确保您已经获取了PLX9054驱动的最新版本。您可以从PLX Technologies官方网站或其他可信赖的驱动下载网站上下载。 2. 下载完驱动后，双击运行它以进行安装。请注意，如果驱动程序是压缩文件，您需要先解压缩缩文件。 3. 在安装驱动之前，关闭所有正在运行的程序和应用程序，以避免冲突。 4. 双击运行驱动安装程序。在安装向导中，按照提示进行操作。您可能需要阅读并接受许可协议，并选择安装驱动程序的位置。对于大多数驱动程序，建议选择默认安装选项。 5. 完成安装后，您可能需要重新启动计算机以使驱动程序生效。 6. 重新启动后，您可以通过打开设备管理器来验证是否成功安装了PLX9054驱动程序。在Windows 7系统中，您可以通过右键单击“计算机”图标，并选择“属性”来打开“设备管理器”。在设备管理器中，查找与PLX9054相关的设备并确保其显示为正常状态，没有黄色的感叹号或错误标志。 如果您遇到任何安装问题或驱动程序不正常工作，请确保您下载的驱动程序与您的PLX9054芯片完全兼容，并查阅相关的文档或寻求PLX Technologies的技术支持。 ### 回答3： PLX9054是一款高性能PCI/PCI-X桥接芯片，主要用于连接不同的总线和设备。在Windows 7系统中，如果需要使用PLX9054芯片，需要安装相应的驱动程序。以下是在Win7系统中安装和使用PLX9054驱动的步骤： 1. 找到适用于Win7的PLX9054驱动程序。你可以从PLX官方网站或者驱动下载网站上搜索到相关驱动程序，并确保选择与你的操作系统版本（32位或64位）相匹配的驱动。 2. 下载并解压驱动程序文件。将下载的驱动程序解压到一个合适的文件夹中。 3. 双击解压后的驱动程序文件，开始安装过程。按照安装界面的指引，选择合适的安装选项，并等待安装完成。 4. 安装完成后，重新启动计算机。有时候，驱动程序的安装需要重启计算机才能生效。 5. 确保PLX9054芯片已经正确连接到计算机的PCI或PCI-X插槽。如果需要，可以重新插拔PLX9054芯片，以确保它正确地连接到主板上。 6. 打开设备管理器。在Windows 7系统中，你可以通过右键点击“计算机”图标，选择“属性”，然后点击“设备管理器”来打开设备管理器。 7. 在设备管理器中，找到PLX9054芯片对应的设备项。通常它会出现在“系统设备”或“其他设备”下。 8. 右键点击PLX9054设备项，选择“更新驱动程序软件”。在弹出的对话框中，选择“浏览计算机以查找驱动程序软件”。 9. 在接下来的页面上，选择“从计算机的设备驱动程序列表中选择”，然后点击“下一步”。 10. 在驱动程序列表中，选择之前安装的PLX9054驱动程序。点击“下一步”，然后等待驱动程序安装完成。 安装完成后，PLX9054芯片就可以在Windows 7系统中正常工作了。您可以通过设备管理器来检查驱动程序是否安装成功，并确保PLX9054的正常运行。
评论 20
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值