|
任务书
0.1 设计课题
盲人报时钟
0.2 设计目的
（1） 掌握盲人报时钟的设计、组装和调试方法。
（2） 掌握声响模块的设计。
0.3 设计内容及要求
（1） 具有时、分、秒计时功能（小时1-12），要求用数码管显示。
（2） 具有手动校时，校分功能。
（3） 设有报时、报分开关。当按报时开关时，能以声响数目告诉盲人。当按报分开关时，同样能以声响数目告诉盲人，但每想一下代表十分钟（报时与报分的声响的频率应不同）。
0.4 论文要求
（1） 任务书及摘要。
（2） 目录，中间打点号。
（3） 前言（引言）。
（4） 章节，如：第1章，每一章都要另起一页，居中；二级目录要打头写，如：1.1；每个图都要有图标和名称，如：图1-1 ++++++。
（5） 设计要求：第1章是总的设计思路和总体框架图，后面的每一章完成一个单元电路和参数计算、工作原理，要介绍思路清楚。
（6） 课程设计总结，主要包括课程设计意义、感受、遇到的问题及解决办法。
（7） 参考文献，格式如：[1] 阎石.数字电子技术基础.北京:高等教育出版社,1998.
（8） 元器件清单(列表)，如：CD4060集成芯片 1片。
（9） 最后要附上完整的电路原理图，并且标上所有用到的元器件的参数。
（10） 按照课程设计任务书的基本设计要求进行设计，在任务书基础上可适当增加特色功能。
（11） 标上页码，正文不少于20页。
（12） 基本要求：要有仿真（Multisim或ORCAD/PSpice）；高级要求：制作实物。
引言
盲人设计时钟是一项新颖，同时又被广泛需要的课题，随着数字时钟成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生 活、学习、工作、娱乐带来极大的方便，盲人用时钟也可以通过按键用声音报时，打破思维上 的传统。而由于数字集成电路技术的迅速发展及其采用了先进的石英技术，使数字钟具有走时 准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目 前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的 基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的。在这里将已学过 的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来锻炼综合分析和设计电路 的能力。 在这里将已学过 的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来锻炼综合分析和设计电路 的能力。
本次设计以数字电子为主，实现对时、分、秒显示的计时装置，周期为 12 小时，显示满刻度为 11 时 59 分 59 秒，并具有手动校时和手动报时功能的数字电子钟。本系统的设计电路由脉冲控制模块，声响模块，时间模块，扫描电路，数码管及扬声器等几部分组成。采用电池作电源，采用低功耗的 cmos 芯片及液晶显示器，发生器使用晶体振荡、加法计数器 74ls161、74ls192、 减法计数器 74ls191、基本 rs 触发器、由 555 定时器构成的多谐振荡器、及 cmos 与门电路、或 门电路，将标准秒信号送入“秒计数器”；计数器采用“可预制四位二进制异步清除”计数器来 实现，分别组成两个六十进制（秒、分）、一个十二进制（时）的计数器；报时电路以门电路、 触发器、555 定时器及扬声器构成，要求在设有报时，报分开关。当按报时开关时，能以声响数目告诉盲人。当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟（报时与报分的声响频率不同） 。校时电路是由与非门构成的双稳态触发器，用来对“时”“分”“秒” 、 显示数字进行调整的； 译码显示电路选用 bcd-7 段锁存译码/驱动器 74ls48 构成， 再经过六位 led 七段显示器显示出来。
时钟的性能指标:
（1） 具有时、分、秒计时功能（小时 1到12），要求用数码管显示。
（2） 具有手动校时、校分功能。
（3） 设有报时、报分开关。当按报时开关时，能以声响数目告诉盲人。按 报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟。
第1章 原理框图
本设计是一个显示时间的系统，所以三个计数器分别为60、60、12进制。用拨码开关不同的组合分别控制调时、调分、正常计时三种不同的状态。在调时、调分的过程中计数器间的脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。报时电路中，用减法计数器就可以实现报时的功能。其框图如图1‑1所示：
图 1‑1 盲人报时钟原理框图
设计总思路:
本设计为盲人报时钟，为满足盲人需求，需要有报时装置，同时也要有校时装置来校准时间。
首先用555计时器构造振荡器，通过对电阻的选择，产生频率f=1000HZ的秒脉冲信号，为计时器提供CLK时钟信号。
其次用计数器构造成计时计分计秒装置，当有脉冲信号输入时，计数器开始工作，通过晶体管显示时间。便于校正时间。
再次用三态门制作校时装置，通过对开关的闭合，实现手动输入脉冲的功能；开关打开时，计数器正常工作尤其自带信号源提供CLK时钟。
最后用减法计数器构成报时装置，当需要报时是，闭合报时开关，在脉冲信号作用下实现报时功能，通过不同频率的蜂鸣器告知忙人。
图
1‑1 总思路流程图
第2章 计数器
2.1 由74LS160构成秒、分的六十进制计数器的十位和个位
|
图 2‑1 74LS160管脚图 |
管脚图介绍：
时钟CLK和四个数据输入端A,B,C,D；
数据输出端QA~QD
清零端~CLR
使能端ENP，ENT
置数端~LOAD
以及进位输出端RCO.
表2-1为74LS160的功能表。从74LS160功能表功能表中可以知道，其具有异步清零同步置的功能。当清零端CLR=“0”，计数器输出QD、QC、QB、QA立即为全“0”，这个时候为异步复位功能。当CLR=“1”且LOAD=“0”时，在CLK信号上升沿作用后，74LS160输出端QD、QC、QB、QA的状态分别被置为与并行数据输入端A，B，C，D的状态一样，这为同步置数功能。而只有当CLR=LOAD=ENP=ENT=“1”、CLK脉冲上升沿作用后，计数器加1。74LS160还有一个进位输出端RCO
表 2‑1 74LS160功能表
| 输 入 | 输 出 | |||||||||||
| CLR | CLK | LOAD | ENP | ENT | D | C | B | A | QD | QC | QB | QA |
| 0 | × | × | × | × | × | × | × | × | 0 | 0 | 0 | 0 |
| 1 | ↑ | 0 | × | × | d | c | b | a | d | c | b | a |
| 1 | ↑ | 1 | 0 | × | × | × | × | × | QD | QC | QB | QA |
| 1 | ↑ | 1 | × | 0 | × | × | × | × | QD | QC | QB | QA |
| 1 | ↑ | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 状态码加1 | |||
2.2 由74LS160构成的六十进制计时计数器秒与分计数器
74LS160被接成十进制计数器，其置数输入端A,B,C,D被接成低电平，~CLR接高电平,ENP,ENT接高电平。秒计数器的低位在CLk时钟作用下开始计数。电路状态按二进制自然序列依次递增1，QA,QB,QC,QD输出为0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,当输出为1010，也就是10时，74LS160产生进位输出接到秒计数器的高位的使能端ENP,ENT，这时其高位也计数，经七段管显示。当高位为"5",地位为“9”时，产生置零信号经过与非门接到高为计数器的~LOAD,使输出端清零，这样用两块74LS160就接成六十进制计数器。如图 2-1所示：
图 2‑2 六十进制计数器
2.3构成的十二进制计时计数器
十二进制计数器由两个74LS160构成，低位是十进制，要求状态变化在0000~1001间循环，高位是二进制，状态变化在0000~0010间循环，显示为0~12小时。
原理是由分计数器送来的进位脉冲送入低、高位计数器，电路在分进位脉冲的作用下按二进制自然序列递增1，当计数到12，这时小时高位输出0010（也就是2），小时低位输出0001（也就是1），小时高位计数器只有QA端有输出，小时低位计数器只有QB端由输出，将QB,QA端接入二输入与非门，与非门接到两片计数器的~LOAD,在脉冲信号作用下是计数器输出置零，状态变化在0000~1100间循环，这样就得到十二进制计时电路。两个74LS160构成小时的十二进制计数器框图，如图2.3-1所示：
图 2‑3 十二进制小时计数器
第3章 校分、时电路
当时钟显示不准确时，需要手动校正。本设计要求在调时、调分的过程中计数器间的脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。校正电路有两个三态门和电阻开关组成。其工作原理为：当当开关A打开时，U36A、U37A的控制端都为高电平，而U37A正常工作使秒信号进位正常输入，U36A却呈现高阻态；闭合校正电路开关A时，此时三态门控制端都为低电平，此时U37A呈高阻态这样秒进位信号被屏蔽了，转为手动调时、分。J5开关每闭合一次就相当于输入 一个脉冲信号，这样就实现手动校时的功能。其电路如图 3-1所示：
图 3‑1 校时、分电路
第4章 报时电路
报时电路要求为人按动报时、报分电路开关时分别用不同的声响报告时间。当按报时开关时，能以声响次数告诉盲人；当按报分开关时，同样以声响次数告诉盲人，不同为每响一次代表十分钟。
由于设计的报时报分具有实时性，所以器件方面选用74LS192的减法功能直接连接产生的脉冲，用以驱动蜂鸣器。 74LS192的逻辑引脚如图4-1所示，表4-1为其功能表。
74LS192为同步十进制可逆计数器，它具有双时钟输入，并具有清零和置数等功能，管脚图介绍：
|
图 4‑1 74LS192管脚图 |
UP为加法计数端DOWN为减法计数端
~LOAD为置数端
~CO为非同步进位输出端
~BO为非同步借位输出端
A~D为四个数据输入端
QA~QD为四个数据输出端
CLR为清零端
| CLR | ~LOAD | UP | DOWN | 功能 |
| 1 | × | × | × | 置0 |
| 0 | 0 | × | × | 置1 |
| 0 | 1 | × | × | 保持 |
| 0 | 1 | 上升沿触发 | 1 | 加法计数 |
| 1 | 1 | 1 | 上升沿触发 | 减法计数 |
表 4‑1 74LS192功能表
报分，报时电路如图4-2，图4-3所示：
图 4‑2 报分电路
图 4‑3 报时电路
第5章 定时器
振荡器是计时器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度，因此通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。故设计者在设计电路时，一定要根据需要设计出最佳电路。
表 5‑1 555集成定时器功能表
| 输入 | 输出 | |||
| 阈值输入端6 | 触发输入端2 | 复位端4 | 输出端 3 | 放电管T端7 |
| × | × | 0 | 0 | 导通 |
| <2/3Vcc | <1/3Vcc | 1 | 1 | 截止 |
| >2/3Vcc | >1/3Vcc | 1 | 0 | 导通 |
| <2/3Vcc | >1/3Vcc | 1 | 不变 | 不变 |
各种555定时器的电路结构大同小异，它由比较器C1和C2、基本触发和输出级三个部分组成，外部共有8根引脚，其内部原理图及逻辑符号如图5-1所示。
图 5‑1 555定时器的内部原理图及逻辑符号
各种555定时器管脚的名称和功能如图5-2所示：
图 5‑2 555定时器管脚
1脚为接地端，也是芯片的公共端。
2脚为C2比较器的信号输入端V12又称为触发端。它们输入的信号可以是数字信号也可以是模拟信号，分别与比较器所设置的参考电压进行比较便于控制输出状态。
3脚为信号输出端Vo
4脚为直接复位端 。只要在此输入低电平，输出端立即被置为低电平，不受其他输入状态的影响。正常工作是接高电平可直接接到电源上。
5脚为控制电压输入端Vco。如果Vco端没有外加电压时两个比较器的参考电压，由电源电压经过三个等值电阻分压提供。
6脚为C 比较器的信号输入端V 又称阈值段TH；2脚为C2比较器的信号输入端V12又称为触发端。它们输入的信号可以是数字信号也可以是模拟信号，分别与比较器所设置的参考电压进行比较便于控制输出状态。
7脚为放电端 。如果经过一个足够大的电阻街道电源上那么放电端可获得一个与输出端相一致的电平。
8脚为电源端Vcc。如果Vco端没有外加电压时两个比较器的参考电压，由电源电压经过三个等值电阻分压提供，则VR1= Vcc，VR2= Vcc。在这种情况下，该端可通过电容（0.01 F）接地防干扰信号窜入。如果该端接入外电压Vco时，则，VR1= Vco， V R2= Vco，因此Vco可改变参考电压值VR。
可以用555定时器或晶振来产生1000HZ的振荡频率，再通过分频器分频来得到周期T=1S的矩形波，如图5-3所示：
图 5‑3 用555定时器来产生f=1000HZ的矩形波及分频
分频器的功能主要有两个：一是产生标准秒脉冲信号，二是可提供功能扩展电路所需要的信号。选用中规模计数器74LS90D就可以完成上述功能。
将三片74LS90D进行级连，因为每片为1/10分频器，三片级连正好获得1Hz标准秒脉冲信号。图5-4——图5-7分别为分频前、分频一次、二次、三次的波形图。
图 5‑4 分频前波形图
图 5‑5 分频一次波形图
图 5‑6 分频二次波形图
图 5‑7 分频三次波形图
第6章 完整电路原理图
6.1 整体电路图
6.2 元件清单
| 元器件 | 数量 | 用途 |
| 74LS160D | 2 | 十进制计数器 |
| 74LS160N | 4 | 十进制计数器 |
| 7400N | 1 | 与非门 |
| PB_DPST | 5 | 开关 |
| 74LS125D | 3 | 低电平三态门 |
| 74LS126D | 3 | 高电平三态门 |
| 74LS192D | 3 | 十进制减法器 |
| 74LS32D | 10 | 或门 |
| 74LS161D | 2 | 十六进制加法器 |
| 74LS08D | 2 | 与门 |
| 74LS00D | 2 | 与非门 |
| DCD_HEX | 6 | 数码显示管 |
| 555定时器 | 1 | 构造多谐振荡器 |
第7章 课程设计总结
7.1 设计的缺陷
用两片74LS160实现六十进制计数器，但第一为片产生进位信号时，此时数码管显示“59”，即“59”时计分计数器就增加了“1”。如图7-1，图7-2所示，出现01:58后 接着为01:59，而后跳变为02:59，此后才恢复正常02:00。这样就与实际的时钟产生了矛盾，但是由于该时刻停留的时刻极短，对其设计影响不大。由于知识的欠缺，暂时无法做出相应的改善。不足之处，望老师提出宝贵意见！！！！！
图 7‑1
图 7‑2
7.2
心
得体会
在这次设计中我们深深地体会到了理论跟实践的不同，理论学的再好不会动手那也只能是纸上谈兵。以前总不知道所学的知识在实际中有什么用、怎么用，通过这次设计，我们了解了集成电路芯片的型号命名规律， 懂得了没有某种芯片时的替代方法， 以及在网上查找电子电路资料的方法，掌握了各芯片的逻辑功能及使用方法， 进一步熟悉了集成电路的引脚安排，掌握了数字钟的设计方法，进一步熟悉了数字系统的制作和布线方法，明白了数字钟的组成原理以及工作原理。掌握了计数器的工作原理，以及计数器进制的组成方法和级联方法，实现了一次理论指导实践、理论向实践过渡的跨越，虽然期间遇到一些困难，但这些困难却增强了我们分析问题、解决问题的能力，使我们以后不仅只学习书本中的理论知识，而且知道学以致用，动过动手实践是我们对书本中的理论知识掌握地跟牢固、理解地跟深刻，这对我们今后的工作及学习有积极的影响。这次课程设计不仅再次复习了数字电子和模拟电子,而且让我对于芯片的使用更加了解。增加了我的动手操作能力，加深了对该软件的了解，我对课程设计这样动手操作、亲自设计的课程非常感兴趣，尽管在中间设计的过程我也遇到很多困难，通过小组各成员间的相互讨论学习，最终得以解决，让我们感觉到团队的力量，感受到实践动手能力的重要性，让我们深刻认识到未来的努力方向。在这次课程设计中，我们有所付出，也学到了很多。只有真正参与其中才能体会到其中的乐趣。作课程设计的过程中经常会遇到专业和非专业的问题，以前对文管知识的了解不深，所以在设计的整体排版和目录整理过程遇到很大困难
参考文献
[1] 阎石.数字电子技术基础.北京:高等教育出版社,1998.
[2] 康华光.电子技术基础:数字部分.4版. 北京:高等教育出版社,2000.
[3] 郑家龙.集成电子技术基础教程. 北京:高等教育出版社,2002.
[4] 路而红.专用集成电路设计与电子设计自动化.北京:清华大学出版社,2004.
[5] Sung-Mo King,YusufLeblebici.COMS数字集成电路——分析与设计.3版.王志功,译.北京:电子工业出版社,2005.
[6] 李良荣.现代电子技术——基于Multisim7 & Ultiboard 2001.北京:机械工业出版社,2004.
[7] 聂典. 基于NI Multisim11的PLD/PIC/PLC的仿真设计.北京:电子工业出版社,2011.
[8] 雷跃，谭永红.NI Multisim 11电路仿真应用.北京:电子工业出版社,2011.
[9] 程勇.实例讲解Multisim10电路仿真.北京:人民邮电出版社,2010.
[10] 王连英.基于Multisim 10的电子仿真实验与设计.北京:北京邮电大学出版社,2009.
[11] 王冠华. Multisim 11电路设计及应用.北京:国防工业出版社,2010.
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
