一.概述
在Xilinx中的视频数据经常使用AXI4_stream总线传输,同时Xilinx提供了AXI4_stream to video out IP核,可以将AXI4_stream中的视频流转换输出到普通的dvp视频时序输出。
AXI4_stream to video out 模块需要输入视频数据信号和视频时序信号,vtiming_in连接至vtc模块,video_in接口是axi4_stream从机,输入视频流。
如上图视频流数据采用自己编写的ip产生。
二.配置
时钟:可配置AXI4_stream 接口工作在与输出视频时钟异步或同步,通过AXI4_stream to video out核的clock mode设置。如上图即设置为同步时钟模式。
时序:timing mode 配置视频时序的控制模式。master表示VTC模块处于master,即时序由VTC模块产生和控制;slave表示VTC模块处于从机模式,由AXI4_stream to video out核的vtg_ce接口控制VTC模块产生时序。