YDY5659150的专栏

最近使用fx3-usb-3.0调试slave fifo的传输，期间遇到许多难以理解的问题。在这里分享给大家，希望可以少走一些弯路，我自己是这样走过来的。1,首先去官网下载原始的参考设计，并安装所提供的SDK软件：FX3SDKSetup_1.3.4.exe2,接着把参考设计文档AN65974阅读一遍，分别创建新的SDK工程和FPGA工程。如果使用的原厂的开发板，那么可以按照文档提示，可以很顺畅的跑完整过测试。否则需要匹配自己的硬件，做针对性的更改和移植，而我走的是后一条路，于是开始了漫长的调试之路。.

首先分别求两者的月供数额一、求解等额本息的月供：假定原始贷款金额我A，贷款期数为k,分期利率为R，设月供为X。则每期还款后剩余的本金如下：===因为第k次还款之后本金为0，即所以等额本息的月供为：二、求解等额本金的月供：假定原始贷款金额我A，贷款期数为k,分期利率为R。则每期的月供如下：三、还款完毕之后，等额本息的现值贴现计算如下：假定贷款金额A=100万，年化利率为5.5%，分期利率为0.458%如果把月供换成基金..

调试程序过程中，经常会遇到传递的参数非法了，于是就进入了系统自带的Assert函数之中了，这时候程序是死循环，也不知道是在哪个地方出现的错误。1，曾经我是

做开发设计的时候，不可能完全使用官方原有的IP设计，因此少不了自己动手写一点实用的逻辑，于是需要将自己的模块总线化，便于耦合到系统之上。分几个步骤去实现：1，去ARM官网下载AXI4总线的文档，有兴趣可以仔细读一下，这件事情放在以后吧。当需要设计复杂的IP的时候，那么这件工作一定不能忽视。2，通过粗略的查看文档，大致有信号的定义，通信机制，握手协议，什么读写地址通道，数据通道，响应通道，没有必要列举清楚，完全可以在文档中去看。3，本来应该通过手册去写相关的驱动时序，我想也不是特别困难

序言：定时器是cpu不可缺少的部分，microblaze不能例外，所以需要亲自跑一遍。本文主要分享我遇到的问题和调试的经历，以及作为程序员不严谨所导致的惨痛教训。1，axi-timer可以计数也可以定时，详细特性可以参考xilinx的手册，这里放一个它的内部框图和寄存器列表，如下：2，在vivado里面添加axi-timer模块，连接好信号线，我首先把中断信号连接到中断控制器，然后使用一个axi-gpio模块控制他的freeze引脚，一个定时器0的generate_out控制另一个计数器的c

在microblaze的软件编程中主要以C语言为主，而C语言主要以指针为主，因此有必要剔除重要的点做几番认识。1，const修饰符的作用，它就是让一个变量具有常量的属性，如果有指针的时候，那么有两个摆放位置，例如：char const* p;意思是p is a pointer to const char,指针p所指向的变量不允许通过指针*p间接去修改，但是变量a本身显然可以被修改的，另外指针p不仅可以指向变量a，也可以指向变量b。char * const p;意思是p is a const.

内容：总结video processing subsystem调试中遇到的问题，以及在解决问题中的思路方法论，引为前车之鉴。1，我的目的是希望采用vps中的scaler模块对图像进行拉伸缩小。IP的配置如下：2，整个系统的框架图如下，仅比上期的内容增加了scaler模块，如下：3，查手册，可以知道这个scaler only组件分成了hscale,vscale和GPIO，其中GPIO是控制上下游stream流控设备复位用，暂时忽略。hscale和vscale的寄存器空间如下，主要关注图

内容：在使用xilinx自带的PatternGenerator的时候，出现了一些莫名的问题，现在做一个总结，如下：1，首先简单搭一个系统，由于原始的BLOCK图的连线过于复杂，于是简化处理；2，其中VTC和TPG分别可以工作在free run模式和pass thru模式，这些可以通过寄存器配置。对于TPG来说，如果工作在free run模式，那么XV_tpg_Set_enableInput(&tpg, 0x00)一定要写0，就是禁止输入的流，否则会影响后端的码流速率。3，如果工.

目的：xilinx系列图像处理的IP大多是采用的AXI4-Stream流形式的接口，为了发挥这种优势，需要对它的应用做必要的认识。1，查看数据手册看到这个IP应该按如下方式搭建，于是依葫芦画瓢创建系统。2，在调试完VTC模块之后，就开始调试stream out模块，我采用了MASTER模式，配置如下：3，下载程序之后，在电视机上看视频内容还是黑屏，同时用示波器看LOCK信号还是低电平。于是认为需要监控一下stream流信号，于是如下：4，从信号中只能看到有东西，但是无法知道传

现在早已忘记怎么使用microblaze来做系统设计，但是xilinx的很多方案要么基于zynq要么基于软核，面对这种困境，为了不让自己局限于逻辑开发的层次，于是从头跑一回软核吧。总的来说就是先在vivado里面搭建CPU硬件，然后导出设计到SDK去进行C代码编译。最后下载到板上进行验证。1，首先建立一个rtl工程，然后create BlockDesign文件，选择添加IP，我自己调用了microblaze和axi_gpio，axi_uartlite这三个IP，如下：2，这...

1，这是xilinx的器件内部的解串和串行的元件，首先看官方文档的描述：2，在8bit模式下面，猜想模型的信号输出情况，看一下到底是符合解串，于是例化iserdes3模块，并且自行使用逻辑模拟，如下：其中rx_clk的频率是clkdiv的频率4倍，刚好匹配8个bit位宽，可以知道每个字节的输出都是在clkdiv的上升沿之后，数据解串的低位在前高位在后，对比发现和xilinx自身的数据一致，仿真的结果如下：3，接下来猜测4bit位宽情况，clkdiv的频率应当是rx_clk的四分之

一般来讲FPGA的引脚数目非常多，如果原厂没有提供元件库，那么自己也可以快速绘制。方法如下：第一步，在官网上下载对应的pinout_list文档，类似于这种。第二步，对这个表格稍作修改，好让跟ORCAD的风格匹配。需要注意的是把BANK这一列改为SECTION，按照习惯依次编为ABCD等等，引脚位置可以上下左右摆放，我习惯左右方式。另外如果引脚名称又长又短，可以在第一个名称后面补上一些横杆，也不影响理解，否则左右引脚会粘在一起。第三步，打开ORCAD建立PART封装，选择from spr

2020年的五一假期只能宅在家里，无所事事看看代码。在这里做一个记录，免的忘记了。matlab作为界面编程的工具十分简单，而且也超级实用。快速的方法是用GUIDE或者APP Design来做，至于拖动几个按键加几个坐标，则没有必要写下来。主要的是要理解编程的框架，理解一些常用的函数，那么才能做出有个性的软件。 从编程框架上来说，非常类似于MFC的编程，各种窗体和对象都是基于类来实现，每一个对...

lamda=380:780;vs=1.019*exp(-0.2854*0.001*(lamda-555).^2);%507plot(lamda,vs);人眼对色彩的感知通过视锥(Cone)细胞完成. 人眼中包含大概6到7M个视锥细胞.有三类视锥细胞, 分别对应三种不同颜色的感应:65%65%, red 33%33%, green 2%2%, blue. 虽然数量最少, 但却...

1，电路如下，直流5伏特，电容和电感初始为0，simulink仿真的结果如下：2，列出电路的微分方程：先求方程的通解，令，则所以，代入RLC数值可得所以，,根据解的叠加原理可以知道很容易知道方程的特解为所以微分方程的全部解为因为初始时刻电容电压为0，即是，所以同时初始回路电流也为0，所以所以所以因此电容电压为3，使用matlab绘...

1，电路由电感和电容串联，无信号源输入，电容初始电压为1V,电感初始电流为0。可以看到电压和电流的相位相差90度，起初电容开始放电，正电荷由正极板流向负极板，从图可以看出电流的方向与参考顺时针相反（电流表的接法正端口输入，副端口输出），于是电感不断被充电，直到为负向最大，此时电容两端0，然后电感给电容负极充电，直到电流为0，此时电容端电压为负1伏。照此规律形成等幅振荡，周期为。2，如果电容...

1,先来感性认识一下指数衰减函数的图像，下图分别为1倍时间常数和4倍时间常数的波形图。其中K和时间常数归一化为1.2，电容充电电路仿真，如下图R=1000欧姆，C=1uF，时间常数为1ms，直流电源为5V，仿真电路如下：仿真结果如下，需要注意把电路初始状态设置为0，如下：3，列写电路的微分方程，解方程可以得到。4，电感充电电路仿真，如下图R=1欧姆，L=1mH，...

如果已知向量和向量，以及他们之间的夹角，那么按照定义它们之间的矢量积数值大小为：，其方向根据右手定则指向屏幕的内部。这个结果的数值大小等于平行四边形的面积，理由如下：如果已知向量a和向量b的坐标分别为和，那结果如下：另一方面从作图法研究一遍，看看怎么直接求平行四边形的面积：将红色区域用蓝色替换继续将红色区域用蓝色替换继续将红...

本文将根据离散傅里叶变换的快速算法编写代码1，首先列出DFT的变换式和快速计算公式2，假定N=2^L，那么采用基拆分具有如下树状规律3，下面在表格里面列出快速算法的一般规律： 左子树 右子树 序列分组 组内分对 W(N,k) 第1层 b[L-1]=0 b[L-1]=1 2^(L-1) 2^(1-1) ...

首先列出DFT变换的公式，然后分别从时间分离和频域分离两种方式描述。1，有限长序列的傅里叶变换对如下：2，时间域基2快速算法推导方法就是对原始序列的奇数点和偶数点拆分，形成两个子序列，然后再进行DFT运算。假定原始序列的长度N为2的L次幂。原则上上式中的k的范围是0~N-1，如果将范围限制到0~N/2-1，那么上式成为正变换前半部分的结果。而后半部分为：...