利用条件语句实现计数分频时序电路

1:将10MHz的时钟分频为500kHz的时钟。基本原理与1/2分频器一样，但是需要定义一个计数器，以便准确获得1/20分频

module fdivision(reset,F10M,F500K);
input F10M,reset;
output F500K;
reg  F500K;
reg[7:0]j;

always @(posedge F10M)
if(! reset)//低电平复位
begin
F500K <=0;
j<= 0;
end

else
begin
if(j==19)
begin
j<=0;
F500K <= ~F500K;//对计数器进行判断，以确定F500K信号是否反转
end
else
j<= j+1;
end 
endmodule

 

转载于:https://www.cnblogs.com/ZZiz/p/6752214.html