利用条件语句实现不同占空比的分频时钟电路

1，要实现的是如下的一个“产生占空比不同的分频时钟”：

（1）、建模：

module fdivision_module(clock,d_clock,reset,j);
  input clock,reset;
  output d_clock,j;
  
  reg d_clock;
  reg [2:0]j;
  
  always @(posedge clock)
  begin
    if(!reset)

//初始化过程
      begin
        d_clock<=0;
        j<=0;
      end
    else
      begin
      if(j==4)
        j<=0;
      else if(j==1)
        begin
          d_clock=1;
          j<=j+1;
        end
      else
        begin
          d_clock=0;
          j<=j+1;