1、时钟
每个组件使用同一个时钟信号,HCLK。所有输入信号在HCLK上升沿被采样。所有输出信号必须在HCLK上升沿后变化。
2、复位
复位信号,HRESETn,是协议内唯一的低电平有效的信号。该复位是异步的,但要在HCLK上升沿同步释放。
组件要定义一次复位最少周期确保所有组件被完全复位,输出也被复位成初始值。
主机复位要确保地址和控制信号被复位至有效电平。HTRANS为IDLE。
从机复位要确保HREADYOUT为HIGH。
1、时钟
每个组件使用同一个时钟信号,HCLK。所有输入信号在HCLK上升沿被采样。所有输出信号必须在HCLK上升沿后变化。
2、复位
复位信号,HRESETn,是协议内唯一的低电平有效的信号。该复位是异步的,但要在HCLK上升沿同步释放。
组件要定义一次复位最少周期确保所有组件被完全复位,输出也被复位成初始值。
主机复位要确保地址和控制信号被复位至有效电平。HTRANS为IDLE。
从机复位要确保HREADYOUT为HIGH。