UVM之RTL验证
以实际的RTL验证项目为基础,介绍在验证过程中所遇到的问题。
brank_z
从事FPGA数字图像、视频处理相关
展开
-
windows 10 下modelsim 10.4仿真UVM
本来一直是在linux下用vcs/irun+verdi,uvm对ip进行相关的验证操作的,本想着在自己电脑上装套vmare+vcs/irun一套,折腾了好久还是没成,算了转投modelsim吧,期间有些小折腾, 也一并记录下来1 安装modelsim 10.4https://pan.baidu.com/s/1gnjfEFbZyTKQ9eC9gZLelg提取码:wpy3本文件工程实例可以去我的资源里面下载这里面注意的是,文件夹内有crack目录,需要把他们都复制到安装modelsim目录/原创 2021-02-20 00:53:21 · 1612 阅读 · 0 评论 -
uvm_event之wait_trigger和wait_trigger_data的用法
相信大家对uvm event一定不陌生,对我这种半路出家的人来说,uvm event简直就是神器,好多需要进行时序控制,以及跳转触发的都可以通过uvm event实现。uvm event 用法1.文件a:uvm_event event1;//定义event1=uvm_event_pool::get_global("event1");//例化条件:event1.trigger();文件b:uvm_event event1;//定义event1=uvm_event_poo原创 2020-07-05 22:32:22 · 6479 阅读 · 2 评论 -
systemverilog中fork..join, join_any, join_none的用法和解析
相信所有用原创 2020-05-18 23:12:07 · 23465 阅读 · 0 评论 -
UVM对RTL kernel进行工程验证
年前的时候被分配了一些以前从没接触过的工作,用UVM配合组内同事验证本组内开发的RTL kernel。相信做IP验证工作的人来说肯定不陌生。可是对于纯在FPGA上做RTL的人,是第一次听说。接到这个任务的时候就疯狂看了看相关的资料,先后看了《UVM实战卷1》和《systemerilog验证测试平台编写指南》,其实也都是一边开发一边看,又不懂的就翻翻看。比较方便的是上一版组内的RTL ker...原创 2020-03-20 10:04:21 · 540 阅读 · 0 评论