UVM对RTL kernel进行工程验证

年前的时候被分配了一些以前从没接触过的工作,用UVM配合组内同事验证本组内开发的RTL kernel。相信做IP验证工作的人来说肯定不陌生。可是对于纯在FPGA上做RTL的人,是第一次听说。

接到这个任务的时候就疯狂看了看相关的资料,先后看了《UVM实战卷1》和《systemerilog验证测试平台编写指南》,其实也都是一边开发一边看,又不懂的就翻翻看。

比较方便的是上一版组内的RTL kernel有过以前的验证人员给开发过得UVM环境,不过需要针对这个进行修改。

现在的RTL需要在下图的基础上添加AXI stream接口。

(1)lite口负责对DUT先关寄存器进行配置

(2)axi_mm口负责对ddr内部数据进行读写,是dut和uvm空间进行数据交换的主要模块。

(3)axi stream接口,没有在图上画出来,也是和UVM通信的部分

本项目中基本上用到了UVM提供的众多功能。

在后面的实现过程中,会详细介绍每一部分具体的实现方式,以及是怎么进行montor监测,分成陆续章节来介绍。

 

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

brank_z

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值