UVM中的regmodel建模(一)

UVM中的regmodel继承自VMM的RAL（Register Abstract Layer），现在可以先将寄存器模型进行XML建模，再通过Synopsys

         家的工具ralgen来直接生成regmodel，提供后门访问，十分方便。

 

寄存器模型建模：

1）定义一个寄存器，如下;也可以在该class中定义covergroup，sample的function等。在以后的component中在采样。

          class  reg_invert  extends uvm_reg;

                  rand  uvm_reg_field  reg_data;     //uvm_reg_field是寄存器模型中最小的单元，相当于一个bit

                                                                    //可以定义多个uvm_reg_field;

                  covergroup  cg_vars();                 //定义covergroup

                                       option.per_instance = 1;     //按intance来采集覆盖率

                                       xxxxxxx;

                  endgroup

                  virtual  function  void build();        //与build phase不同，这仅仅是