FPGA原理与结构（2）——查找表LUT（Look_Up_Table）

已于 2023-09-19 20:35:11 修改
阅读量1.4w 收藏 171
点赞数 66
分类专栏： FPGA原理与结构 文章标签： fpga开发
于 2023-08-05 20:00:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/apple_53311083/article/details/132119947
版权
本文详细解释了FPGA中的查找表（LUT）概念，包括其作为实现逻辑电路的核心要素，如何通过LUT的灵活性提高资源利用率，以及LUT在性能上的面积效率与速度权衡。文章还介绍了LUT的组成、应用实例和扩展方法，以及XilinxFPGA中的具体实现细节。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

系列文章目录：FPGA原理与结构（0）——目录与传送门

目录

一、查找表（LUT）概述

二、LUT的性能权衡

1、面积效率

2、速度问题

3、权衡结果

 三、LUT的组成与应用

1、LUT的组成        

2、LUT的应用

3、LUT应用拓展

 本文参考xilinx官方手册ug474:ug474

一、查找表（LUT）概述

        LUT是CLB的重要组成部分，是FPGA中的重要资源，人们经常会说FPGA是基于查找表的可编程逻辑器件。其实所谓FPGA，也就是由最基本的三个要素构成的：（1）实现逻辑电路所需要的可编程逻辑要素（2）提供对外接口的可编程输入/输出要素（3）连接以上两种要素的可编程布线要素。然后在此基础上再嵌入其他硬件电路模块，如DSP，嵌入式内存，时钟所用的PLL/DLL，包括如今火热的嵌入式芯片构成soc等。LUT在FPGA中就是上述第一个要素（实现逻辑电路）的核心参与者。

        数电是学习FPGA的基础，数电又可以分成组合逻辑电路和时序逻辑电路。组合逻辑的前提是布尔逻辑，在电路上的体现就是逻辑门，理论上我们可以用逻辑门来实现任意的组合逻辑。而在FPGA中，我们就用LUT来取代了逻辑门的作用。我们把逻辑门构成的组合逻辑电路抽象成一个黑盒电路，现在我们知道了它所有的输入情况对应的输出（真值表），需要用一个器件来代替这个电路。对电路原件熟悉的人应该不难意识到，我们可以用一个存储器件来实现，把所有的输入作为存储器件的地址，把输出存储在对应的地址中，就完美取代了上述的电路功能。这就是我们的LUT，所以可以说LUT的本质就是一个RAM（可读可写，也有的是不可写的，相当于ROM）。

        但是我们为什么要进行这样的替换呢，使用逻辑门一样能实现相应的功能，也更加符合大家学习数电时最初的认知。设想一下如果FPGA里面不是LUT而是各式各样的门电路，那么即便我们在器件做了很多门，却有可能，导致最终的利用率十分的低下。因为在实际应用情况不确定的情况下，我们根本不可能知道用与门，或门，非门还是别的门单元，也不可能不知道会有多少位的输入，多少位的输出。最终将导致器件规模巨大，不具有灵活性。但是使用LUT就恰恰相反，LUT可以用来替代各种门，以及它们的结合，因此用LUT作为FPGA的基本单元可以确保更多的LUT可以用上，来达到提高利用率的目的。同时对于门级电路来说，彼此之间的连线也会使得EDA工具产生大的负担。可以说是LUT的应用，才使得FPGA有别于传统的可编程逻辑器件，逐渐成为如今时代的主流。

        我们在vivado中编写一个简单的组合逻辑来测试LUT的功能。

module logic(
    (*IO_BUFFER_TYPE="NONE"*) input din1,
    (*IO_BUFFER_TYPE="NONE"*) input din2,
    (*IO_BUFFER_TYPE="NONE"*) input din3,
    (*IO_BUFFER_TYPE="NONE"*) input din4,
    (*IO_BUFFER_TYPE="NONE"*) input din5,
    (*IO_BUFFER_TYPE="NONE"*) input din6,
    
    (*IO_BUFFER_TYPE="NONE"*) output dout);

    assign dout = din1 & din2 & din3 & din4 & din5 & din6;

endmodule

得到的综合结果如下：

        可以看到这里的综合结果就是使用了一个LUT6（6输入的LUT）来实现了我们的逻辑功能。LUT中对应的INIT值也就是我们的真值表对应的值，输出逻辑与我们的设计一致，下为真值表（不全）。

       也可以从LUT的verilog原语来理解，INIT就是对应的真值表的值，O为输出，其他信号为对应的输入：

   // LUT6: 6-input Look-Up Table with general output
   //       Artix-7
   // Xilinx HDL Language Template, version 2018.3

   LUT6 #(
      .INIT(64'h0000000000000000)  // Specify LUT Contents
   ) LUT6_inst (
      .O(O),   // LUT general output
      .I0(I0), // LUT input
      .I1(I1), // LUT input
      .I2(I2), // LUT input
      .I3(I3), // LUT input
      .I4(I4), // LUT input
      .I5(I5)  // LUT input
   );

   // End of LUT6_inst instantiation

二、LUT的性能权衡

        在如今的主流FPGA中，基本采用的都是6输入的LUT，为什么不是7输入或者5输入（其实是可配置实现的）呢，这是由于性能权衡方面的考虑。这部分内容的学习对于我们FPGA应用者来说作用并不大，不感兴趣的读者可以直接跳过。

        在早期FPGA的逻辑块结构中有些只包含查找表，但是大部分的逻辑块的基本元素都包含BLE（Basic Logic Element，基本逻辑单元），如下图：

           BLE由实现组合逻辑的LUT，实现时序逻辑的触发器FF以及数据选择器构成。数据选择器在存储单元M0的控制下决定直接是输出查找表的值还是输出FF中存储的值。     

         在确定逻辑块的结构的时候，存在面积效率，速度等相关的权衡。

1、面积效率

        面积效率用来衡量FPGA上实现的电路是否充分利用了逻辑块资源。在考虑面积效率时，需要对以下两点进行权衡：

        （1）如果增加每个逻辑块的功能，就可以以更少的逻辑块实现电路。

        （2）但逻辑块自身的面积和输入/输出数量会变大，所以可重复逻辑模块的面积就增大了。 

        对于逻辑块的功能影响最大的就是LUT的大小了。因为k输入的查找表（k-LUT）可以实现任意k输入的函数，较大的LUT有利于减少逻辑块的使用，但是，k-LUT需要2^{k}个配置存储单元，因此逻辑块自身的面积就会增大。并且增加逻辑块的输入/输出引脚会导致布线面积增大，因此每个可重复逻辑模块的面积就增大。而FPGA的总面积是通过“逻辑块数*单位可重复逻辑模块面积”计算的，因此查找表的大小与面积效率之间存在权衡关系。简单说就是你不能期望一个模块既具有强大的功能又有着小巧的面积，必须在两者之间找到一个平衡。    

2、速度问题

        速度上也受到以下两个方面的影响：

        （1）如果增加每个逻辑块的功能，所实现的电路的逻辑深度（logic depth）就更小。

        （2）但同时也会增加逻辑块自身的内部延迟。

        逻辑深度是指通过关键路径的逻辑块数量，它在FPGA设计过程环节中的技术映射（technology mapping）过程中决定。降低逻辑深度可以有效减少布线，从而提高电路速度。但是，增加逻辑块功能的同时就会增加内部的延迟，那么降低逻辑深度的效果就会大大折扣。所以查找表的大小与速度也存在权衡关系。简单说就是你不能期望外部延迟小的情况下，内部延迟也小。

3、权衡结果

        对于性能测试来说，除了产品本身的性能情况以外，评测的标准不同也会导致结果的不同。20世纪90年代，曾有研究对查找表的输入数量进行架构探索，结论表明4输出查找表最为高效。事实上在商用FPGA中，xilinx公司的Virtex 4和Altera 公司的Stratix 之前一直都使用4-LUT。

        文献：E.Ahmed,J.Rose.The Effect of LUT and Cluster Size on Deep-Submicron FPGA Performance and Density.IEEE Trans.  Very Large Scale Integration(VLSI) Systems,2014,12(3)

基于CMOS 0.18um 1.8V制造对FPGA架构进行了评测。结果表明，查找表输入数等于5或者6时面积和速度方面的性能最好。因此，最近的商用FPGA倾向于采用6-LUT。

 三、LUT的组成与应用

1、LUT的组成        

        xilinx公司的7系类FPGA中使用的是6-LUT，每个LUT有六个独立的输入（A1-A6），两个独立的输出（O5-O6）。一个Slice中的四个LUT分别以A,B,C,D编号。从组成结构来说，一个6-LUT由两个5-LUT组成和一个数据选择器组成。

2、LUT的应用

这样的一个6-LUT可以被配置为：

        （1）一个任意6输入的布尔逻辑函数

        （2）两个任意5输入的布尔逻辑函数（需要这两个函数共享输入，即输入相同）

        （3）两个任意3或2或更少输入的布尔逻辑函数

        当具有6个输入时：使用I0-I5作为输入，使用O6作为输出（O5不使用）。

        当具有\leqslant5个输入时：使用I0-I4作为输入，使用O5,O6作为输出，I5拉高（强制O6代表上面一个5-LUT的结果）。

        通过LUT的传播延迟与所实现的函数无关。

3、LUT应用拓展

        单个的6-LUT有时候还是不能满足设计者的应用需求，所以LUT之间的拓展就至关重要：

        我们主要观察图中的MUXF7和MUXF8。除了基本的lut外，slice还包含三个多路选择器(F7AMUX、F7BMUX和F8MUX)。这些多路选择器用于组合4个函数生成器，以提供任何slice中7或8个输入的任何函数。

        F7AMUX: 用于从LUT A和B生成7个输入函数
        F7BMUX: 用于从LUT C和D生成7个输入函数
        F8MUX: 用于组合所有LUT生成8个输入函数。
        具有八个以上输入的函数可以使用多个slice来实现。在CLB中，slice之间没有直接连接以形成大于8个输入的函数生成器。 

         但是级联的LUT越多，潜在的组合逻辑时延就越严重，对于系统时延的要求就越苛刻，一般采用寄存器来同步后再将结果输出，以确保输出结果正确。

从底层结构开始学习FPGA（2）----LUT查找表
孤独的单刀
05-09 2万+
LUT到底是啥？
Lattice系列FPGA入门相关5(FPGA查找表结构和乘积项结构)
时间的诗
01-01 3245
需求说明：Lattice系统FPGA入门 内容       ：FPGA查找表结构和乘积项结构 来自       ：时间的诗 网站：http://blog.csdn.net/zmq5411/article/details/6361897   采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,V
FPGA学习——查找表（LUT）
欢迎一起交流问题！
07-29 3132
按照输入端口个数的不同，查找表又可具体细分为LUT2、LUT3 .... 等等，随着输入的增加，表项页必须以2的指数次幂增加。查找表的实现方式很多，当表项比较少的情况下，可以用多路复用器实现；当表项比较多的时候，可以利用RAM等大规模的存储单元实现。查找表的表项是可以配置的，也就是说我们可以用上述的两端口LUT2实现任意的两输入电路，进一步分析，但“万能”的前提是需要消耗更多的资源，因此查找表是一种。，英文全称 Look Up Table。
FPGA芯片各模块详解
m0_67400176的博客
02-25 1254
换句话说，只要程序设计中需要用到进位的都可以涉及到进位链（加减乘除，计数器，比较器），可以实现快速加法，相比用逻辑结构更高效节约资源，且可方便级联，满足不同数据宽度的处理需求。用于存储比特流文件，在FPGA上电或复位时，自动将比特流加载到FPGA中，设置FPGA的逻辑，确定其功能，如在通信领域实现不同协议处理，在图像处理中实现各种算法。（不单单全是D触发器）。（指的是芯片内部预先集成的具有特定功能的硬件模块，可在综合工具中配置，并在代码中例化使用，或者编写代码来初始化，初始化，端口连接，设置中断等使用）
FPGA结构：LUT（查找表）和 MUX（多路选择器）介绍
w1ndowsZzz__的博客
09-04 5660
FPGA 系列文章一、LUT（查找表）是什么二、MUX（多路选择器）是什么三、有关LUT和MUX的一些逻辑电路6-LUTMUX16:1专用进位逻辑参考文档。
FPGA第二篇：查找表结构（LUT）
刘兵马俑的博客
04-20 2万+
这篇博客为了阐明以下原理： （1）任何组合逻辑电路均可化为”与或“表达式，用”与门-或门“二级电路实现，而任何时序电路又都是组合电路加上存储单元（触发器）构成。因此，从原理上说，与或阵列加上触发器的结构就可以实现任意的数字逻辑电路。 （2）查找表的物理结构是SRAM，原理类似于ROM； （3）N个输入项的逻辑函数可以由一个2^N为容量的SRAM来实现； （4）N个输入的查找表可以实现任意N个输入变量的组合逻辑函数。
FPGA-----------查找表
aaaaaa1121的博客
07-16 538
例如计算三角函数时，每次计算的正弦值会变得越来越复杂，为了避免这种情况，在程序开始前先将各个角度的正弦值存储到内存中，在后面程序中用到正弦值的时候，使用查找表从内存中提取临近的各个角度的正弦值。由于查找表的高效率与方便性，他在实时要求比较高的嵌入式系统中得到广泛应用。查找表在特定值下精度有效，但是随着输入值宽度的增加，表的尺寸呈现指数倍的增长，实用的查找表尺寸需要减少查找精度，一个简单的方法就是简单的删除最低位，不需要对数据进行四舍五入，因为表的内容可以根据保留为作用域中函数的适当值设置获得最好的结果。
FPGA查找表的方法以及例子
08-13
该word文档很好的将FPGA查找表的实现做了归纳，以及给出了一些很好的例子
FPGA之查找表（Look-Up Tables，LUTs）
qq_40940436的博客
01-10 1408
查找表（Look-Up Tables，LUTs）是FPGA中逻辑单元的重要组成部分，用于实现数字电路的基本逻辑功能。FPGA中的查找表是可编程的，设计者可以通过使用硬件描述语言（如VHDL或Verilog）编写程序来定义查找表的内容。查找表通常包含2^n个条目，其中n是查找表的输入数。这允许查找表实现所有可能的输入组合的逻辑功能，例如与、或、非等。查找表存储逻辑函数的真值表，其中列出了所有可能的输入组合以及相应的输出值。查找表通常用于实现组合逻辑电路，其中输出仅取决于当前输入的组合，而不受先前输入的影响。
通俗理解 fpga 查找表
面向命运编程
12-22 462
FPGA的查找表（LUT）是一种“记事本”或“对照表”，存储了输入和输出的逻辑关系，用户可以灵活配置它以实现各种逻辑功能。它的工作方式简单高效：输入什么，直接“查表”输出结果。这种灵活性使FPGA成为实现复杂逻辑的理想工具。
FPGA 查找表的用途和内部功能
qq_46264636的博客
01-04 2522
FPGA 系列彼此不同的特征之一是它们的逻辑资源。例如，Spartan-II FPGA (PDF) 的每个 CLB 由两个片组成，每个片有两个 LUT。Spartan 6 (PDF) 有两个切片（slices），每个切片有四个 LUT。在内部，LUT 由 1 位存储单元（可编程以保存“0”或“1”）和一组多路复用器组成。这些 SRAM 位中的一个值将在 LUT 的输出处可用，具体取决于馈送到多路复用器的控制线的值。LUT 可用的输入数量决定了其大小。一般来说，具有 n 个输入的 LUT 由2n2^n。
sin_look_up_table.rar_ sin look up tab_coe_look up _sin Look_up
09-19
标题中的"sin_look_up_table.rar" 提到了一个与正弦函数相关的查找表，这通常是为了在硬件中高效地生成正弦波形。"coe_look_up" 指的是COE（Common Output Format）文件，这是一种用于存储内存初始化数据的标准格式...
SEG7_LUT_8_0.rar_seg7_lut_vhdl DE2
09-22
标签"seg7_lut vhdl_de2"进一步确认了这个项目的核心：seg7_lut指的是7段显示译码器，lut（查找表Look-Up Table）可能意味着设计中使用了查找表来实现7段显示的逻辑功能。在FPGA设计中，查找表常用于实现组合逻辑...
VHDL.rar_dds vhdl_look up table vhdl_vhdl 直接数字频率合成_直接数字频率合成 VHD
09-22
标题中的"dds vhdl_look up table vhdl"提及了DDS在VHDL中的一种实现方式：查找表（Look-Up Table，LUT）。在DDS中，查找表通常用来存储预计算的正弦波样点，以提高输出信号的质量。当需要改变频率时，只需改变查表...
LUT查找表
qq_57594025的博客
07-04 573
【代码】LUT查找表。
LUT 查找表（Look-Up-Table）
m0_73757164的博客
09-16 2247
LUT作为FPGA功能实现的重要部分，原理其实非常简单
FPGA查找表
热门推荐
07-16 2万+
一.查找表（Look-Up-Table)的原理与结构 采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HD
FPGA基础知识了解
weixin_30429201的博客
11-25 1040
FPGA学习的一些误区 FPGA入门必看资源 FPGA百度百科 FPGA基础知识及其工作原理 高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序，ANSIC语言还是VHDL语言，如此复杂的合成工艺会不禁让人去想FPGA真实的运作情况。在这个芯片中的程序在这些可设置硅片间到底是如何工作的。本文会使非数字化设计人员明白FPGA...
MTK LUT
最新发布
03-11
### MTK LUT Implementation and Usage In the context of image processing, Look-Up Tables (LUTs) are extensively used for color correction and enhancement. For Mediatek (MTK) platforms specifically, LUT functionality is integrated into various components including camera drivers such as `t4k35_v4l2.c`[^1]. The implementation typically involves mapping input colors to output colors through a pre-defined table. The application programming interface (API) provided by MTK allows developers to load custom LUT files that define how each pixel's color should be transformed during post-processing stages. This transformation can correct hues, saturations, brightness levels among other visual attributes ensuring images appear more vibrant or true-to-life depending on requirements set forth by manufacturers or end-users preferences. For actual coding practices within Linux-based systems like those found in Android devices using MTK chipsets: ```c // Example pseudo-code showing interaction with LUT APIs int apply_lut_effect(struct v4l2_ext_control *ctrl) { struct lut_data data; // Load specific LUT effect configuration here... ctrl->ptr = &data; return ioctl(fd, VIDIOC_S_EXT_CTRLS, &controls); } ``` This code snippet demonstrates an approach where external controls (`v4l2_ext_control`) interact directly with device-specific functions via IOCTL calls which may include applying predefined LUT effects stored either internally or externally relative to hardware constraints present at runtime environment setup time.
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

apple_ttt

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值