DC
#北极星#
IC小白
展开
-
DC常用选项
1.遇到error是否继续执行2.sh_script_stop_severity设置error严重等级原创 2022-06-06 15:05:20 · 305 阅读 · 0 评论 -
Tcl与Design Compiler (八)——DC的逻辑综合与优化
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 对进行时序路径、工作环境、设计规则等进行约束完成之后,DC就可以进行综合、优化时序了,DC的优化步骤将在下面进行讲解。然而,当普通模式下不能进行优化的,就需要我们进行编写脚本来改进DC的优化来达到时序要求。理论部分以逻辑综合为主,不涉及物理库信息。在实战部分,我们将在DC的拓扑模式下进行。(本文主要参考虞希清的《专用集成电路设...转载 2020-09-02 14:37:52 · 731 阅读 · 0 评论 -
数字设计中的时钟与约束
数字设计中的时钟与约束</div> ps:可以转载,转载请标明出处:http://www.cnblogs.com/IClearner/ 最近做完了synopsys的DC workshop,涉及到时钟的建模/约束,这里就来聊聊数字中的时钟(与建模)吧。主要内容如下所示: ·同步电路与异步电路; ·时钟/时钟树的属性:偏移(skew)与时钟的抖动(jitter)、延时(latency)、转换(transition)时间; ·内部时钟;...转载 2020-08-16 17:36:37 · 887 阅读 · 0 评论