Virtual sequence 和test 启动的关系

最新推荐文章于 2023-07-01 21:28:15 发布
最新推荐文章于 2023-07-01 21:28:15 发布
阅读量1.7k 收藏 12
点赞数
分类专栏： IC验证 UVM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/better_xiaoxuan/article/details/76400788
版权
本文探讨了UVM基本结构中的Sequence启动，包括Sequence的启动机制、Objection机制、默认启动方式以及Virtual Sequence的使用。重点讲述了在sequence中如何使用raise/drop_objection()来控制仿真流程，以及如何通过virtual sequence管理不同sequence的执行顺序。同时，介绍了如何通过run_test()和UVM_TESTNAME参数来动态选择要执行的sequence。
摘要由CSDN通过智能技术生成

这是一个UVM的基本结构问题。

sequecne的启动

先理解一个sequence 的启动机制吧。白书第二章有讲解。
对于一个sequence，在环境中的任意一处实际调用sequence.start就可以启动啦。
但是一般会在前后加上raise/drop_objection().

objection机制

这就是，objection机制了，在程序进入到某一个phase时，UVM会收集这个phase 所有的objection，并且实时监测是否objection被drop，一旦所有objection都被drop，则当前phase会关闭。
这一机制的用途是，当你在环境中某一个phase添加一些耗费时间的代码时，一定要rasie/drop_objsection.,不然这些耗时操作会被略去。
所以，一般只有会在sequence中用raise与drop，因为一般只有他们会有些耗时操作。
偶尔在driver或者monitor中要用的话就也要注意啦。

default 方式启动

除了手动使用start方式启动sequence外，更加常见的是default sequence方式启动，default方式也有两种，可见P165（区别在于creat sequence的地方不同罢了）

uvm_config_db#(uvm_object_warapper)::set(this,
最低0.47元/天 解锁文章
better_xiaoxuan
关注
专栏目录
UVM仿真的启动（一）—— run_test()
Future Chaser的博客
08-29 110
我们都知道uvm环境是通过在tb顶层调用run_test方法来启动的，但它具体完成了什么呢？怎么样启动整个环境的呢？本专题则是围绕这两点学习源码，主要是m_run_phase方法，该方法按照设定的phase节点顺序调用了各个组件的phase。本文主要介绍run_test。
UVM——虚序列器与虚序列（virtual sequencer与virtual sequence）
Mr.翟的博客
05-04 1万+
文章目录一、virtual sequence与virtual sequencer二、virtual sequence and sequencer的产生2.1.嵌入序列器2.2.嵌入序列，控制序列2.3.在环境中连接sequencer到virtual sequencer三、实例应用    对于顶层的测试环境，测试序列所要协调的不再只是面向一个sequencer的sequence群，而是要面向多个se...
virtual sequence 和 virtual sequencer start 启动流程
hyykq的博客
02-09 1012
功能： 实现sequence之间同步的最好的方式就是使用virtual sequence。 从字面上理解， 即虚拟的sequence。 虚拟的意思就是它根本就不发送transaction， 它只是控制其他的sequence， 起统一调度的作用 手动启动 virsual sequence 1 子sequence定义： 子1：class read_file_seq extends uvm_sequence #(my_transaction); my_transaction m_trans...
8、IC验证面试88问——virtual sequencer、sequence通信、覆盖率、为什么选验证
weixin_45925102的博客
02-18 1006
virtual sequencer、sequence通信、覆盖率、为什么选验证
UVM的seq/vseq、seqr/vseqr、intf/virtual_intf
mute_dog的博客
08-09 1657
在driver中首先从seqr中获取seq产生的item，将driver和seqr连接，uvm_driver内建有seq_item_port成员变量，uvm_seqr内建有seq_item_export成员变量。uvm_do宏做三件事情，item实例化，随机化，发送给seqr，三个动作封装在宏里。uvm_do宏产生item，交给seqr，driver从seqr取走这个item后，uvm_do并不会立即执行下一次的产生发送item的动作，而是要等待driver的seq_item_done信号。...
理解UVM中的virtual sequencer和virtual sequence
kevindas的博客
10-29 7953
这周看了Cliff的文章《Using UVM Virtual Sequencers & Virtual Sequences》。本文相当于是一个阅读记录。 一、什么时候需要virtual sequencer？
UVM
weixin_44766553的博客
02-23 782
UVM-sequence和sequencer的使用 转载自https://blog.csdn.net/wonder_coole/article/details/90665876
(22)UVM 虚拟类序列(virtual sequence)
数字IC小白的日常修炼
11-20 4298
在上一节中，已经讲过了层次类序列(hierarchical sequence)。接下来要讲的是虚拟类序列(virtual sequence)。如何区别接下来讲到的v它们两者之间的共同点就是对于各个sequence的协调。它们的不同在于，hierarchical sequence面对的对象是同一个sequencer，即hierarchical sequence本身也会挂载到sequencer上面，而对于virtual sequence而言，它内部不同的sequence可以允许面向不同的sequencer种类。
【System Verilog and UVM基础入门27】UVM Virtual Sequence
TommiWei的博客
03-14 284
面向多个sequence如果需要同时挂载到sequencer时，那就面临着仲裁的需要,uvm_sequencer自带有仲裁特性。 //sequence_and_sequencer class bus_trans extends uvm_sequence_item; rand int_data; `uvm_objects_utils_begin(bus_trans) `uvm_field_int(data,UVM_ALL_ON) `uvm_object_utils_end endc..
【从零开始学习 UVM】6.6、UVM 激励产生 —— UVM Virtual Sequence【重要，搭配3.11】
努力，加油每一天鸭~
03-31 692
【从零开始学习 UVM】6.6、UVM 激励产生 —— UVM Virtual Sequence【重要】
objection机制
最新发布
m0_60738037的博客
07-01 82
1： 在进入到某一phase时，UVM会收集此phase提出的所有objection，并且实时监测所有objection是否已经被drop掉，当发现所有都已经drop掉时，就会关闭次phase，开始进入下一个phase。2：如果此phase并没有被raise_objection，那么就直接进入下一个phase。3：如果想执行一些耗时代码，那么一定要在某一component的此phase中进行raise和drop objection。
UVM学习整理——UVM通信（sequence）
lizhao_yang_的博客
11-28 4386
五、sequence UVM的sequence机制最大的作用就是将test case和testbench分离开来。 对一个项目而言，testbench是相对稳定的框架，而针对各个module要有不同的测试内容，所以具体的test case 的差异非常大。在UVM中， test和sequence类总是成对出现，实现了testbench和具体的test case的结合。test类中可以针对具体的测试内容对testbench做一些差异化配置，在sequence类中则是实现test case的具体...
UVM学习笔记之objection机制
qq_14847459的博客
11-28 1978
1. objection机制的作用 uvm的objection机制的作用是用于控制组件每个task phase的开启与关闭。 当uvm执行到某一个phase时，uvm会检查各个组件的该phase一共raise了几个objection，之后uvm会在所有raise的objection被drop后结束该phase，并进入下一个phase。 raise的代码phase.raise_objection(this);，drop的代码phase.drop_objection(this); 对于12个动态phase来说
UVM在test组件内启动sequence/virtual sequence的方法
weixin_42147770的博客
11-17 3856
关于UVM中开启sequence的一些具体注意事项，例如在sequence中启动其他底层sequence，在用户构建的test组件内部开启测例sequence等。
UVM的objection机制
mute_dog的博客
06-14 2340
UVM通过objection机制来控制验证平台的关闭。
UVM中objection机制学习
借问众神明的博客
03-29 1665
文章目录objection机制介绍objection使用注意点代码实例 objection机制介绍 在UVM中可以通过drop_objection来通知系统可以关闭验证平台，且在drop_objection之前raise_objection。在进入到某一phase时，UVM会收集此phase提出的所有objection，并且实时监测所有objection是否已经被撤销了，当发现所有都已经撤销后，那么就会关闭phase，开始进入下一个phase。当所有的phase都执行完毕后，就会调用$finish来将整个的
uvm之virtual sequence机制
热门推荐
学而不思则罔，思而不学则殆
04-13 1万+
背景 实现步骤 细节分析背景《uvm实战》书上介绍的uvm验证平台，往往只有一个in_agent（即包括driver、in_monitor和sequencer）。然而，一个agent代表一种协议。 由sequence机制的简单理解，可以知道，1个sequencer负责多个sequence的顺序调度。如果出现多个driver或者多个sequencer，必然出现顺序执行的调度问题。举个例子，一个IP，
UVM：2.2只有driver的验证平台->2.2.3 加入objection机制
06-05 1391
1）UVM通过objection来控制验证平台的关闭。 2）在每个phase中，UVM会
Sequence的启动
qq_37960317的博客
07-05 1821
Sequence的自动启动 default_sequence方式启动sequence，只需要在某个component(如my_env)的build_phase中设置如下代码即可： （最好在最顶层的class里面启动sequence，比如uvm_test类或其衍生类，即测试向量 ） set的第一个参数和第二个参数构成了sequencer的路径。由于除了main_phase外，还存在其它任务phase，如configure_phase、reset_phase等，所以必须指定是那个phase，从而使sequen
env:将env中例化的agent发送到virtual sequence
06-10
好的，假设您在使用SystemVerilog中的UVM框架。要将UVM环境中实例化的agent发送到virtual sequence，您需要遵循以下步骤： 1. 在您的UVM环境中，为每个agent实例化一个句柄。 2. 在您的virtual sequence中，通过这些句柄来访问agent。 3. 在virtual sequence中，通过这些句柄来调用agent中的任务和函数。 以下是一个示例代码片段，用于将UVM环境中实例化的agent发送到virtual sequence中： ```systemverilog class my_virtual_sequence extends uvm_sequence_item; my_agent agent1; my_agent agent2; `uvm_object_utils(my_virtual_sequence) function new(string name = ""); super.new(name); endfunction function void pre_execute(); agent1 = env.agent1; agent2 = env.agent2; endfunction virtual task body(); my_sequence_item item; agent1.my_task(); item = agent2.my_function(); // ... do something with item ... finish_item(item); endtask endclass ``` 在上面的代码中，我们首先为每个agent实例化了一个句柄（即`agent1`和`agent2`）。在`pre_execute()`函数中，我们使用`env`句柄来访问UVM环境中实例化的agent。然后，在`body()`任务中，我们使用这些句柄来调用agent中的任务和函数（即`my_task()`和`my_function()`）。注意，在virtual sequence中，我们必须使用`finish_item()`函数来完成当前的sequence item。 请注意，virtual sequence不是UVM的标准组件，而是一种用户自定义的sequence实现方式。因此，在使用virtual sequence时，需要手动调用`run_test()`函数来启动测试，并手动创建一个test component来管理测试。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值