UVM在test组件内启动sequence/virtual sequence的方法

已于 2023-01-05 10:04:42 修改
阅读量3.7k 收藏 64
点赞数 15
分类专栏： uvm 文章标签： arm开发 硬件工程 fpga开发
于 2022-11-17 14:25:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42147770/article/details/127899670
版权

在UVM中需要启动sequence的场景主要分为以下两种：

1. 在 uvm_test 组件中启动顶层 sequence 或者 virtual sequence 运行测例；

2. 在层次化sequence 的顶层 sequence 中启动 sub-sequence；virtual sequence中启动相应的sequence；

情况一：  在uvm_test 组件中启动顶层 sequence 或者 virtual sequence 运行测例

在 test 中启动 sequence，可以有两种方式进行启动，通过start（）以及通过default_sequence的方式启动。

通过start（）启动：

class my_test extends base_test;

  	`uvm_component_utils(my_test)

	function new(string new, uvm_component parent);
		super.new(name, parent);
	endfunction

	task run_phase(uvm_phase phase);
		virtual_sequence  vseq = virtual_sequence::type_id::create("vseq");
		phase.raise_objection(this);
		vseq.start(env.vseqr);
		phase.drop_objection(this);
	endtask

endclass

通过start( ) 方式启动，首先需要创建待启动sequence的对象，之后便可以通过指向该sequence对象的句柄调用对应的task start( ) 来启动该sequence。通过start( ) 方法在uvm_test 的run_time phase 启动 sequence，需要控制相应phase的 objection。

通过default_sequence启动：

方式1，无需实例化sequence。此时传入config_db的参数为 uvm_object_wrapper

class my_test extends base_test;

	`uvm_component_utils(my_test)

	function new(string new, uvm_component parent);
		super.new(name, parent);
	endfunction

	function void build_phase(uvm_phase phase);
		super.build_phase(phase);

		uvm_config_db#(uvm_object_wrapper)::set(this, "env.vseqr.main_phase", "default_sequence", virtual_sequence::type_id::get());

	endfunction

	......

endclass

方式二，启动前先对sequence进行例化。此时传入config_db的 参数为 uvm_sequence_base

class my_test extends base_test;

	`uvm_component_utils(my_test)

	function new(string new, uvm_component parent);
		super.new(name, parent);
	endfunction

	function void build_phase(uvm_phase phase);
		super.build_phase(phase);

		virtual_sequence  vseq = virtual_sequence::type_id::create("vseq");
        //vseq.randomize() with { };
		uvm_config_db#(uvm_sequence_base)::set(this, "env.vseqr.main_phase", "default_sequence", vseq);

        //uvm_resource_db#(uvm_sequence_base)::set(get_full_name(), ".vseqr.main_phase", "default_sequence", vseq, this);

	endfunction

	......

endclass

通过 default_sequence 的方式启动 sequence，首先注意调用 config_db 的位置最好在uvm_test 的 build_phase 进行，而不能在 run time phase 进行。通过该方式启动sequence的本质是通过工厂机制创建对应的sequence，并且调用 start( ) 完成sequence的发送。 

当通过default_sequence的方式开启sequence时，需要通过sequence来控制objection。因为通过config的方式将sequence配置到对应sequencer的某个phase后，并没有对这个phase的objection进行控制，所以需要通过当前这个sequence进行objection控制。对于UVM1.2版本，只需要在 sequence 的 new( ) 函数中添加 set_automatic_phase_objection(1)； 语句即可实现objection的自动控制。

function new(string name = "base_sequence");
    super.new(name);
    set_automatic_phase_objection(1); 
endfunction : new

注意！：在uvm_test 组件中不能通过 `uvm_do 系列宏开启 顶层sequence或virtual sequence

以 `uvm_do_on 为例：

​`define uvm_do_on(SEQ_OR_ITEM, SEQR) \
  `uvm_do_on_pri_with(SEQ_OR_ITEM, SEQR, -1, {})

调用 `uvm_do_on 后，会调用内部包含的 `uvm_do_on_pri_with 宏：

`define uvm_do_on_pri_with(SEQ_OR_ITEM, SEQR, PRIORITY, CONSTRAINTS) 
  begin 
  uvm_sequence_base __seq; 
  `uvm_create_on(SEQ_OR_ITEM, SEQR)
  if (!$cast(__seq,SEQ_OR_ITEM)) start_item(SEQ_OR_ITEM, PRIORITY);
  if ((__seq == null || !__seq.do_not_randomize) && !SEQ_OR_ITEM.randomize() with CONSTRAINTS ) begin 
    `uvm_warning("RNDFLD", "Randomization failed in uvm_do_with action") 
  end
  if (!$cast(__seq,SEQ_OR_ITEM)) finish_item(SEQ_OR_ITEM, PRIORITY); 
  else __seq.start(SEQR, this, PRIORITY, 0); 
  end
`define uvm_create_on(SEQ_OR_ITEM, SEQR) 
  begin 
  uvm_object_wrapper w_; 
  w_ = SEQ_OR_ITEM.get_type(); 
  $cast(SEQ_OR_ITEM , create_item(w_, SEQR, `"SEQ_OR_ITEM`"));
  end

 通过分析  `uvm_do_on_pri_with 宏具体操作可以看出，其内部直接调用的一些方法，例如：start_item( ) 、 finish_item( ) 、create_item( )等， 都是属于 uvm_sequence_base 的方法，而这些方法在 uvm_component 类中无法直接被调用。

所以类似的 `uvm_do 系列宏只可以在 sequence 内部被调用，例如在顶层sequence中通过 `uvm_do 开启sub-sequence、在virtual sequence中通过 `uvm_do_on 开启各部分sequence 等。

而在构建用户的 test 时，是无法直接在uvm_test 组件内部直接通过 `uvm_do 系列宏开启最顶层 sequence 或是 virtual sequence。

情况二：在层次化 sequence 中启动 sub-sequence；virtual sequence中启动相应的sequence 

 通过start（）启动 sub-sequence ：

class sub_sequence extends uvm_sequence;

	`uvm_object_utils(sub_sequence)
	......
	task body();
		......
	endtask

endclass

class top_sequence extends uvm_sequence;

	`uvm_object_utils(top_sequence)
	......

	task body();

		sub_sequence sub_seq;
		sub_seq = sub_sequence::type_id::create("sub_seq");

		......

		sub_seq.start(m_sequencer, this);

		......

	endtask

endclass

通过`uvm_do系列宏启动 sub_sequence：

class sub_sequence extends uvm_sequence;

	`uvm_object_utils(sub_sequence)
	......
	task body();
		......
	endtask

endclass

class top_sequence extends uvm_sequence;

	`uvm_object_utils(top_sequence)
	......

	task body();

		sub_sequence sub_seq;
		
		......

		`uvm_do(sub_seq)

		......

	endtask

endclass

通过start（）启动 virtual sequence 中的目标 sequence ：

class ahb_sequence extends uvm_sequence;

	`uvm_object_utils(ahb_sequence)
	......
	task body();
		......
	endtask

endclass


class apb_sequence extends uvm_sequence;

	`uvm_object_utils(apb_sequence)
	......
	task body();
		......
	endtask

endclass

class uart_sequence extends uvm_sequence;

	`uvm_object_utils(uart_sequence)
	......
	task body();
		......
	endtask

endclass

class virtual_sequence extends uvm_sequence;
	
	`uvm_object_utils(virtual_sequence)
	`uvm_declare_p_sequencer(virtual_sequencer)

	ahb_sequence	ahb_seq;
	apb_sequence	apb_seq;
	uart_sequence	uart_seq;

	......

	task body();
		
		ahb_seq = ahb_sequence::type_id::create("ahb_seq");
		apb_seq = apb_sequence::type_id::create("apb_seq");
		uart_seq = uart_sequence::type_id::create("uart_seq");
	
		......

		ahb_seq.start(p_sequencer.ahb_seqr);
		apb_seq.start(p_sequencer.apb_seqr);
		uart_seq.start(p_sequencer.uart_seqr);

		......
	endtask

endclass

通过`uvm_do_on系列宏启动 virtual sequence 中的目标 sequence ：

task body();
		
	ahb_sequence    ahb_seq
	apb_sequence    apb_seq
    uart_sequence   uart_seq

	......

    `uvm_do_on(ahb_seq, p_sequencer.ahb_seqr)
    `uvm_do_on(apb_seq, p_sequencer.apb_seqr)
    `uvm_do_on(uart_seq, p_sequencer.uart_seqr)
	......
endtask

weixin_42147770
关注
专栏目录
【从零开始学习 UVM】6.6、UVM 激励产生 —— UVM Virtual Sequence【重要，搭配3.11】
努力，加油每一天鸭~
03-31 684
【从零开始学习 UVM】6.6、UVM 激励产生 —— UVM Virtual Sequence【重要】
【从零开始学习 UVM】3.11、UVM TestBench架构 —— UVM Virtual Sequencer【重要，搭配6.6】
努力，加油每一天鸭~
03-29 1516
【从零开始学习 UVM】3.11、UVM TestBench架构 —— UVM Virtual Sequencer
UVM virtual sequence
weixin_46017929的博客
07-10 1680
1、virtual sequence 当多个sequence需要同步执行时，实现sequence之间同步的最好的方式就是使用virtual sequence。虚拟的sequence。 虚拟的意思就是它不发送transaction， 它只是控制其他的sequence， 起统一调度的作用。 1.1vritual sequencer 为了使用virtual sequence， 一般需要一个virtual sequencer。 virtual sequencer里面包含指向其他真实sequencer的指针。 代码
UVM Virtual Sequence
penglei_123456789的博客
06-21 349
uvm_declare_p_sequencer(virtual_jelly_bean_sequencer)//使用p_sequencer//实例化两个sequence//将如下的两个真实的seq连接到seqr并顺序执行forkjoinendtaskendclass//直接在vir_seq中创建两个真实的sequencer 句柄//实例化两个sequence//将如下的两个真实的seq连接到seqr并顺序执行forkjoin。
UVM sequence 3种启动方式
踩坑记录
09-19 3096
在build_phase中将某个sequence配置成某个sequencer的动态运行的phase中（如main_phase）的default_sequence， 那么在仿真执行到main_phase的时候，squencer的default_sequence就会启动。第二类：uvm_do_on类。第一类：uvm_do类。
UVM-virtual sequence
sinat_41774721的博客
01-13 456
如果将各个模块的element sequence 和 hierarchical sequence都作为可复用的sequence资源，就需要一个可以容纳各个sequence的容器来承载它们，同时需要一个合适的routing sequencer来组织不同结构中的sequencer，分别称为virtual sequence和virtual sequencer。 与普通的sequence和sequencer相比不同之处： 1. virtual sequence可以承载不同目标sequencer的sequen
UVM验证方法学之Virtual Sequence和Virtual Sequencer
young TO challenge！
10-06 819
什么是虚拟sequencers和虚拟sequences，在什么时候使用它们？当我们需要使用多种驱动agents协调生成激励的测试用例，则需要使用虚拟sequences来完成。今天学习的这篇论文[1]充分详细的介绍了和句柄以及与这些句柄一起使用的宏（`uvm_declare_p_sequencer）和方法。SystemVerilog具有虚拟类，虚[2]拟方法和虚拟接口，所有这三个都需要“ virtual”关键字。
(22)UVM 虚拟类序列(virtual sequence)
数字IC小白的日常修炼
11-20 4261
在上一节中，已经讲过了层次类序列(hierarchical sequence)。接下来要讲的是虚拟类序列(virtual sequence)。如何区别接下来讲到的v它们两者之间的共同点就是对于各个sequence的协调。它们的不同在于，hierarchical sequence面对的对象是同一个sequencer，即hierarchical sequence本身也会挂载到sequencer上面，而对于virtual sequence而言，它内部不同的sequence可以允许面向不同的sequencer种类。
UVM实战_4_UVM中的sequence总结
weixin_61103637的博客
11-20 340
本篇主要总结《UVM实战》第6章：sequence基础提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
UVM中启动sequence方法总结
Andy_ICer的博客
12-23 2851
UVM中启动sequence方法总结
UVM——虚序列器与虚序列（virtual sequencer与virtual sequence）
热门推荐
Mr.翟的博客
05-04 1万+
文章目录一、virtual sequence与virtual sequencer二、virtual sequence and sequencer的产生2.1.嵌入序列器2.2.嵌入序列，控制序列2.3.在环境中连接sequencer到virtual sequencer三、实例应用    对于顶层的测试环境，测试序列所要协调的不再只是面向一个sequencer的sequence群，而是要面向多个se...
【System Verilog and UVM基础入门27】UVM Virtual Sequence
TommiWei的博客
03-14 277
面向多个sequence如果需要同时挂载到sequencer时，那就面临着仲裁的需要,uvm_sequencer自带有仲裁特性。 //sequence_and_sequencer class bus_trans extends uvm_sequence_item; rand int_data; `uvm_objects_utils_begin(bus_trans) `uvm_field_int(data,UVM_ALL_ON) `uvm_object_utils_end endc..
UVM学习（1）uvm_test
weixin_40773862的博客
03-20 1963
UVM学习（1）uvm_test 这个例子主要是在平台中使用run_test启动uvm_test uvm_test.sv如下： package test_package; import uvm_pkg::*; `include "uvm_macros.svh" class test_base extends uvm_test; `uvm_component_utils(test_base) function new(string name="test_base",uvm_component
UVM—virtual sequencer and virtual sequence详解
qq_55894557的博客
08-26 2489
在UVM里Sequence层次化这一块是重点也是难点，这里主要介绍virtual sequence。对于顶层的测试环境， 测试序列所要协调的不再只是面向一个sequencer的sequence群，而是要面向多个sequencer的sequence群， 面向不同sequencer的sequence群如何挂载到不同的sequencer上呢？这就需要用到virtual sequence和virtual sequencer来解决。............
一个UVM_Test example
weixin_42655118的博客
08-01 1048
首先： 一个完整的testbench的顶层文件由 test env driver-monitor 构成 1、先讲test怎么写，调用uvm_test的基类拓展 test example 构造environment，里面构建build_phase，build_phase是7大机制中的一个，type_ id::create 2、接下来写environment，构建build_phase，type_ id::create 3、接下来写component，写里面的函数。 上面是top顶层文件的书写 接下来对底层的
UVM_virtual sequence&virtual sequencer知识总结
TroubleMaker
10-21 3687
如果只有一个驱动端agent，显然是不需要使用virtual sequencer的。如果有多的驱动端agent，但是多个激励之间并无协调关系，virtual sequencer 也并无必要。如果有多的驱动端agent，而且多个激励之间存在协调关系，那么virtual sequencer就很有必要了。这个时候环境中需要包含一个甚至多个virtual sequencer了。 Virtual sequ...
9. UVM Test
最新发布
小邦是名小ICer的博客
12-27 943
test位于启动环境组件构建的层次顶部(top of the hierarchical)。它还负责测试平台配置和激励生成过程。根据验证计划中提到的设计特征和功能，编写测试。用户定义的测试类源自。
【从零开始学习 UVM】3.2、UVM TestBench架构 —— UVM Test [uvm_test]
努力，加油每一天鸭~
03-29 875
【从零开始学习 UVM】3.2、UVM TestBench架构 —— UVM Test [uvm_test]
uvm_env,uvm_test
SsyPuKoo的博客
05-18 1564
1.uvm_env 1.env集成了其他component，对于简单的模块，一个env就可以组成一个完整的tb。 2.env通过配置可以重用于复杂的验证环境，例如agt的active和passive； 3.代码示例 `ifndef _GUARD_HELLO_ENV_SV_ `define _GUARD_HELLO_ENV_SV_ //两句连用，防止重复编译（C语言内容） class hello_env extends uvm_agent; hello_agent
uvm_create_on
05-31
`uvm_create_on`是UVM中的一个函数，用于创建一个新的对象，并将其添加到指定的UVM组件上。它的语法如下： ```verilog function T uvm_create_on (string name, parent, string inst_name="") ``` 其中，`name`是要创建的对象的类型，`parent`是该对象的父组件，`inst_name`是可选的实例名。 该函数将返回一个指向新创建对象的句柄。在创建对象时，它还将自动调用对象的构造函数。 示例： ```verilog class my_env extends uvm_env; my_driver drv; function void build_phase(uvm_phase phase); super.build_phase(phase); drv = uvm_create_on("drv", this); endfunction endclass ``` 在上面的例子中，`uvm_create_on`函数用于在`my_env`环境中创建一个名为`drv`的`my_driver`驱动器对象，并将其添加到环境中。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值