实现过程记录
文章平均质量分 90
wbh_water
FPGA Xilinx
展开
-
Xilinx Vertex5 DDR2 SDRAM IP核仿真教程
在项目中使用Xilinx DDR2 SDRAM IP核之前,首先对该IP核进行仿真以了解IP核的时序和工作方式。 本人最近在使用Vertex5 版本的ddr2 SDRAM核,并使用ISE14.7版本生成;仿真工具使用modelsim SE.虽说官方有文档告诉我们如何进行仿真该IP核,但是具体到实践中还是走了不少弯路,写此博客的目的就是将仿真该IP核的过程记录下来,防止自己以后遗忘,同时如果能给看...原创 2018-09-12 17:55:43 · 3318 阅读 · 6 评论 -
Vivado vc707 pcie传输实验(超详细)
所需工具:1、 Vivado2017.12、 WinDriver12.73、 VC707开发平台4、 带PCIE插槽的台式机第一部分:固化程序实现新建一个工程:pcie_x8_64(过程不再赘述),工程建好如下:点击左边窗口PROJECT MANAGER下的 IP Catalog,在搜索框中搜索pcie,选中第一个。按图中所示设置,Lane Width选择X8 2.5GT/...原创 2018-10-22 19:57:33 · 12903 阅读 · 8 评论 -
vivado pcie DMA传输实战
hah原创 2019-07-18 21:09:15 · 11086 阅读 · 25 评论