学习过程记录
文章平均质量分 92
wbh_water
FPGA Xilinx
展开
-
Xilinx FPGA内部资源之时钟篇1
以下时钟介绍以Virtex5系列芯片作为参考芯片从时钟的角度可以将Xilinx FPGA划分为若干个时钟域(Clock Region),不同的FPGA芯片具有不同数量的时钟域,XC5VLX30有8个时钟域,XC5VLX330有24个时钟域。事实上每个时钟域的大小都是固定的,在Virtex5系列芯片中,每个时钟域的大小固定为20个CLB,这就导致了芯片越大,时钟域就越多。Xilinx FPGA的...原创 2018-09-21 16:35:07 · 15598 阅读 · 0 评论 -
如何计算图像采集应用所需要的带宽?
转自:如何计算图像采集应用所需要的带宽问题:我正在开发一个图像采集的应用,需要知道图像采集所需要的带宽,应该如何来计算每秒钟我采集的数据大小呢?解答:当考虑图像采集所需要的带宽时,我们需要考虑两种数据传输速率:瞬时速率和平均速率。下面就向大家来详细介绍这两种速率的概念以及他们的计算方法,同时在本文的最后为大家提供了一个案例。瞬时数据传输速率数据传输速率中最重要,最需要考虑的就是瞬时...转载 2019-05-02 11:06:48 · 6004 阅读 · 0 评论 -
数字IC设计校招笔试题精选
1、实现一个可以1-7分频任意切换的分频器,要求无论是奇数分频还是偶数分频,分频后的时钟的duty cycle都是50%,请用Verilog语言描述或者画架构图并配合文字加以解释说明。Verilog HDL程序如下所示:module fre_div( input clk_50m, input rst, input[2:0] div_sel, //输入分频数,范围为1-...原创 2019-08-09 17:13:20 · 2696 阅读 · 0 评论