Vivado vc707 pcie传输实验（超详细）

所需工具：
1、 Vivado2017.1
2、 WinDriver12.7
3、 VC707开发平台
4、 带PCIE插槽的台式机

第一部分：固化程序实现

新建一个工程：pcie_x8_64(过程不再赘述)，工程建好如下：

点击左边窗口PROJECT MANAGER下的 IP Catalog，在搜索框中搜索pcie，

选中第一个。

按图中所示设置，Lane Width选择X8 2.5GT/s,不要选择5.0GT/s，否则就只能选择128bit的 AXI interface Width；这个位宽在我自己用WinDriver 测试的时候没通过。

然后切换到BARs 标签页，按图中设置即可（只用了BAR0），当然设置其他值也是可以的，为了简便就这样设置。所谓BAR空间是指基本寄存器空间，它是PCIE端设备（EP）和根设备（RC）进行数据交换时数据存储的空间。在本实验中RC指的是电脑。在EP和RC正确连接之后，EP端设置的BAR空间将会映射到RC端，通过驱动程序可以清楚地看到BAR空间的大小以及起始地址，在RC端对BAR空间进行的一系列操作都会通过映射反映到EP端；例如，通过驱动程序向BAR空间的某一个地址内写数据，该数据就会通过PCIE链路将该数据写入EP端的BAR空间相应的地址。其他的选项均不用修改，保持默认即可，点击OK，点击Generate，等待生成IP Core。等到屏幕右上角绿色的圈圈转完了就可以生成完整的IP Core。

可以看到在source下面生成了我们的IP Core。这里我们需要新建另一个工程，这个工程是Xilinx官方提供的PIO例程，用这个例程可以做本次实验。右键点击IP Core：

选择 Open IP Example Design 出来的内容点击OK就行了，这样vivado就会自动为你创建一个新的工程，我们可以关闭原来的工程，新工程如下所示：