SPI总线verilog hdl实现

最新推荐文章于 2023-01-11 23:56:32 发布
最新推荐文章于 2023-01-11 23:56:32 发布
阅读量1.2k 收藏 11
点赞数
分类专栏： verilog基础
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bleauchat/article/details/100590910
版权

SPI总线传输只需要4根线就能完成，这四根线的作用分别如下：
　　SCK(Serial Clock)：SCK是串行时钟线，作用是Master向Slave传输时钟信号，控制数据交换的时机和速率；
　　MOSI(Master Out Slave in)：在SPI Master上也被称为Tx-channel，作用是SPI主机给SPI从机发送数据；
　　CS/SS(Chip Select/Slave Select)：作用是SPI Master选择与哪一个SPI Slave通信，低电平表示从机被选中(低电平有效)；
　　MISO(Master In Slave Out)：在SPI Master上也被称为Rx-channel，作用是SPI主机接收SPI从机传输过来的数据；
　　SPI总线传输一共有4中模式，这4种模式分别由时钟极性(CPOL，Clock Polarity)和时钟相位(CPHA，Clock Phase)来定义，其中CPOL参数规定了SCK时钟信号空闲状态的电平，CPHA规定了数据是在SCK时钟的上升沿被采样还是下降沿被采样。
　　模式0：CPOL= 0，CPHA=0。SCK串行时钟线空闲是为低电平，数据在SCK时钟的上升沿被采样，数据在SCK时钟的下降沿切换
　　模式1：CPOL= 0，CPHA=1。SCK串行时钟线空闲是为低电平，数据在SCK时钟的下降沿被采样，数据在SCK时钟的上升沿切换
　　模式2：CPOL= 1，CPHA=0。SCK串行时钟线空闲是为高电平，数据在SCK时钟的下降沿被采样，数据在SCK时钟的上升沿切换
　　模式3：CPOL= 1，CPHA=1。SCK串行时钟线空闲是为高电平，数据在SCK时钟的上升沿被采样，数据在SCK时钟的下降沿切换
　　以模式0为例

发送：当FPGA通过SPI总线往从机中发送一个字节(8-bit)的数据时，首先FPGA把CS/SS片选信号设置为0，表示准备开始发送数据，整个发送数据过程其实可以分为16个状态：
　　　　状态0：SCK为0，MOSI为要发送的数据的最高位，即I_data_in[7]
　　　　状态1：SCK为1，MOSI保持不变
　　　　状态2：SCK为0，MOSI为要发送的数据的次高位，即I_data_in[6]
　　　　状态3：SCK为1，MOSI保持不变
　　　　状态4：SCK为0，MOSI为要发送的数据的下一位，即I_data_in[5]
　　　　状态5：SCK为1，MOSI保持不变
　　　　状态6：SCK为0，MOSI为要发送的数据的下一位，即I_data_in[4]
　　　　状态7：SCK为1，MOSI保持不变
　　　　状态8：SCK为0，MOSI为要发送的数据的下一位，即I_data_in[3]
　　　　状态9：SCK为1，MOSI保持不变
　　　　状态10：SCK为0，MOSI为要发送的数据的下一位，即I_data_in[2]
　　　　状态11：SCK为1，MOSI保持不变
　　　　状态12：SCK为0，MOSI为要发送的数据的下一位，即I_data_in[1]
　　　　状态13：SCK为1，MOSI保持不变
　　　　状态14：SCK为0，MOSI为要发送的数据的最低位，即I_data_in[0]
　　　　状态15：SCK为1，MOSI保持不变　　
一个字节数据发送完毕以后，产生一个发送完成标志位O_tx_done并把CS/SS信号拉高完成一次发送；
　接收：当FPGA通过SPI总线从从机中接收一个字节(8-bit)的数据时，首先FPGA把CS/SS片选信号设置为0，表示准备开始接收数据，整个接收数据过程其实也可以分为16个状态，但是与发送过程不同的是，为了保证接收到的数据准确，必须在数据的正中间采样，也就是说模式0时序图中灰色实线的地方才是代码中锁存数据的地方，所以接收过程的每个状态执行的操作为：

               状态0：SCK为0，不锁存MISO上的数据
　　　　状态1：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[7]
　　　　状态2：SCK为0，不锁存MISO上的数据
　　　　状态3：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[6]
　　　　状态4：SCK为0，不锁存MISO上的数据
　　　　状态5：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[5]
　　　　状态6：SCK为0，不锁存MISO上的数据
　　　　状态7：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[4]
　　　　状态8：SCK为0，不锁存MISO上的数据
　　　　状态9：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[3]
　　　　状态10：SCK为0，不锁存MISO上的数据
　　　　状态11：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[2]
　　　　状态12：SCK为0，不锁存MISO上的数据
　　　　状态13：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[1]
　　　　状态14：SCK为0，不锁存MISO上的数据
　　　　状态15：SCK为1，锁存MISO上的数据，即把MISO上的数据赋值给O_data_out[0]
　　一个字节数据接收完毕以后，产生一个接收完成标志位O_rx_done并把CS/SS信号拉高完成一次数据的接收；

       I_clk是系统时钟；
　　I_rst_n是系统复位；
　　I_tx_en是主机给从机发送数据的使能信号，当I_tx_en为1时主机才能给从机发送数据；
　　I_rx _en是主机从从机接收数据的使能信号，当I_rx_en为1时主机才能从从机接收数据；
　　I_data_in是主机要发送的并行数据；
　　O_data_out是把从机接收回来的串行数据并行化以后的并行数据；
　　O_tx_done是主机给从机发送数据完成的标志位，发送完成后会产生一个高脉冲；
　　O_rx_done是主机从从机接收数据完成的标志位，接收完成后会产生一个高脉冲；
　　I_spi_miso、O_spi_cs、O_spi_sck和O_spi_mosi是标准SPI总线协议规定的四根线；
　　完整代码如下:

module spi(clk,rd,wr,rst,data_in,si,so,sclk,cs,data_out);
parameter bit7=4'd0,bit6=4'd1,bit5=4'd2,bit4=4'd3,bit3=4'd4,bit2=4'd5,bit1=4'd6,bit0=4'd7,bit_end=4'd8;
parameter bit70=4'd0,bit60=4'd1,bit50=4'd2,bit40=4'd3,bit30=4'd4,bit20=4'd5,bit10=4'd6,bit00=4'd7,bit_end0=4'd8;
 
parameter size=8;
input clk,rst;
input wr,rd;//读写命令
input si;//spi数据输入端
input [size-1:0]data_in;//待发送的数据
 
output[size-1:0]data_out;//待接收的数据
output sclk;//spi中的时钟
output so;//spi的发送端
output cs;//片选信号
 
wire [size-1:0]data_out;
reg [size-1:0]dout_buf;
reg FF;
reg sclk;
reg so;
reg cs;
 
 
reg [3:0]send_state;//发送状态寄存器
reg [3:0]receive_state;//接收状态寄存器
 
always@(posedge clk)
begin
if(!rst)
          begin  
             sclk<=0;
             cs<=1;
			 send_state<=bit7;
			 receive_state<=bit70;
          end
else 
         begin
             if(rd|wr) 
                    begin
                        sclk<=~sclk;//当开始读或者写的时候，需要启动时钟，将分频时钟作为发送时钟
                        cs<=0;//片选拉低
                    end
             else 
                    begin
                        sclk<=0;
                        cs<=1;
                    end
         end
end
always@(posedge sclk)//发送数据
   begin
        if(wr)
           begin
               //send_state<=bit7;
               send_data;
           end
   end
always@(posedge sclk)//接收数据
   begin
        if(rd)
           begin
              //receive_state<=bit70;
              FF<=0;
              receive_data;
           end
   end
assign data_out=(FF==1)?dout_buf:8'hz;
task send_data;//发送数据任务
   begin
       case(send_state)
        bit7:
             begin
	              so<=data_in[7];
	              send_state<=bit6;
	         end
        bit6:
            begin
	              so<=data_in[6];
	              send_state<=bit5;
	        end
        bit5:
            begin
	              so<=data_in[5];
	              send_state<=bit4;
	        end
        bit4:
            begin
	              so<=data_in[4];
	              send_state<=bit3;
	        end
        bit3:
            begin
	              so<=data_in[3];
	              send_state<=bit2;
	        end
        bit2:
            begin
	              so<=data_in[2];
	              send_state<=bit1;
	        end
        bit1:
            begin
	              so<=data_in[1];
	              send_state<=bit0;
	        end
        bit0:
            begin
	              so<=data_in[0];
	              send_state<=bit_end;
	        end
        bit_end:
            begin
	              so<=1'bz;
	              send_state<=bit7;
	        end
       endcase
end
endtask
task receive_data;
     begin
         case (receive_state)
             bit70:
                  begin
	               dout_buf[7]<=si;
	               receive_state<=bit60;
	              end
             bit60:
                  begin
	                dout_buf[6]<=si;
	               receive_state<=bit50;
	              end
             bit50:
                  begin
	                 dout_buf[5]<=si;
	                receive_state<=bit40;
	              end
             bit40:
                 begin
	                 dout_buf[4]<=si;
	                 receive_state<=bit30;
	             end
             bit30:
                 begin
	                 dout_buf[3]<=si;
	                 receive_state<=bit20;
	             end
             bit20:
                 begin
	                 dout_buf[2]<=si;
	                 receive_state<=bit10;
	             end
             bit10:
                 begin
	                 dout_buf[1]<=si;
	                 receive_state<=bit00;
	             end
             bit00:
                 begin
	                dout_buf[0]<=si;
	                receive_state<=bit_end0;
	                FF<=1;
	             end
             bit_end0:
                 begin
	                dout_buf<=8'hzz;
	                receive_state<=bit70;
	             end
         endcase
     end
endtask
endmodule

 

bleauchat
关注
  • 0
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
论文研究-SPI总线的VerilogHDL实现 .pdf
08-23
SPI总线的VerilogHDL实现，陈宗义，，本文根据m序列的生成原理，利用硬件描述语言Verilog HDL在QuartusII平台上生成m序列，同时根据SPI总线协议，设计了具有16位寄存器的主机与
SPI总线传输的模式
huangbinvip的专栏
01-21 4113
SPI总线传输一共有4中模式，这4种模式分别由时钟极性(CPOL，Clock Polarity)和时钟相位(CPHA，Clock Phase)来定义，其中CPOL参数规定了SCK时钟信号空闲状态的电平，CPHA规定了数据是在SCK时钟的上升沿被采样还是下降沿被采样。这四种模式的时序图如下图所示： 模式0：CPOL= 0，CPHA=0。SCK串行时钟线空闲是为低电平，数据在SCK时钟的上升沿被采样，数据在SCK时钟的下降沿切换 模式1：CPOL= 0，CPHA=1。SCK串行时钟线空闲是为低电平，数据在SC
SPI总线verilog hdl实现（1）SPI通信
yx
07-09 3997
SPI总线传输只需要4根线就能完成，这四根线的作用分别如下： 　　SCK(Serial Clock)：SCK是串行时钟线，作用是Master向Slave传输时钟信号，控制数据交换的时机和速率； 　　MOSI(Master Out Slave in)：在SPI Master上也被称为Tx-channel，作用是SPI主机给SPI从机发送数据； 　　CS/SS(Chip Select/Slave Se...
基于verilog语言的SPI协议实现
God_zlg的博客
08-05 5109
基于verilog语言的SPI通用通信模块 SPI verilog FPGA 特点：本模块是一个通用型SPI主机模块，实现SPI的四种通信模式可配置，指令长度可配置，数据长度可配置。
Verilog实现SPI通信协议驱动设计
H19981118的博客
08-29 4502
线性序列机实现SPI协议
高速可复用SPI总线的设计与Verilog HDL实现
04-12
高速可复用SPI总线的设计，非常详尽，内容包括SPI总线的基础知识介绍，SPI的verilog实现以及仿真验证。本文的创新点在于,将shift寄存器不区分接收与发送,并且 将shift与transmit合并,直接实现串行输入输出与并行输入...
FPGA PGL22G驱动SPI FLASH读写数据【Verilog HDL驱动】.zip
05-10
标签中的"PGL22G 驱动程序 VerilogHDL实现"进一步强调了这个项目的关键技术点：PGL22G FPGA的驱动程序设计和Verilog HDL的使用。这表明开发者需要掌握FPGA的基本原理、PGL22G器件特性以及Verilog HDL编程技能。 在...
SPI串行总线接口的Verilog实现
04-09
通过使用Verilog HDL实现SPI总线接口，不仅可以实现芯片内部不同模块间的高效通信，还能提升整个系统的设计灵活性和可扩展性。在802.11b芯片这样的复杂系统中，SPI总线接口的正确实现对于保证无线通信的稳定性和性能...
FPGA XC7A100T驱动LCD触摸屏（Verilog HDL实现）.zip
04-04
2. **命令和数据传输**：Verilog HDL可以定义接口，通过SPI（Serial Peripheral Interface）或I2C等总线协议与LCD驱动器通信，发送显示设置和像素数据。 3. **触摸屏接口**：如果LCD包含触摸功能，还需要处理触摸屏...
串行同步通信过程中时钟线的作用---但是因为发送者和接收者运行的频率不一样，信号的同步就是个问题，比如，接受者接收到了一个持续一段时间的低电平，无法得知这究竟是代表了5个0 还是1000个0
dianqicyuyan的博客
03-10 1435
https://blog.csdn.net/u013836909/article/details/104901622?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522164688202816780269864672%2522%252C%2522scm%2522%253A%252220140713.130102334.pc%255Fall.%2522%257D&request_id=164688202816780269864672&amp
spi_slave_spiverilog_spi_verilogSPISLAVE_
10-02
verilog 实现SPI 传输功能。实现从机功能。已经仿真实现功能。
spi从模式的verilog代码
03-29
spi从模式的verilog代码，介绍了什么是spi总线及总线工作在从模式时的verilog代码，希望可以帮到大家
软件实现I2S总线数据通信
09-11 2891
引言 I2S（InterIC Sound Bus）是飞利浦公司针对数字音频设备之间的音频数据传输而制定的一种总线标准，采用沿独立的导线传输时钟与数据信号的设计，通过分离数据和时钟信号，避免了时差诱发的失真。I2S总线简单有效，可以有效提升输出数据的质量，在各种嵌入式音频系统中有广泛应用。但是在嵌入式音频系统设计中，并不是所有的MCU都支持I2S总线格式，再加上I2S还没有统一的接口标准，不同的厂
SPI详解——原理及Verilog实现
xulu1588的博客
01-11 6374
SPI原理及Verilog实现
SPI协议的verilog实现（spi master slave联合实现）
weixin_45614076的博客
09-16 1万+
SPI协议的verilog实现（spi master slave联合实现）
SPI通信在Verilog中的实现（简单版）
weixin_47032674的博客
11-28 1571
大家好，最近试了很一些spi通信在verilog中的实现方案，最终写了一个比较简单的方案。分享给大家，代码需要可自取。
SPI协议_Verilog实现
热门推荐
Crazzy_M的博客
06-03 2万+
SPI协议_Verilog实现 概述： 通过Verilog代码+仿真的形式来理解SPI的时序，此处只写了主机发送，从机接收的代码，后待续。。。 SPI协议简介 ●SPI接口介绍 　　SCK：时钟信号，由主设备产生，所以主设备SCK信号为输出模式，从设备的SCK信号为输入模式。 　　CS：使能信号，由主设备控制从设备，，所以主设备CS信号为输出模式，从设备的CS信号为输入模式。 　　MOSI：主设备数据输出，从设备数据输入，所以主设备MOSI信号为输出模式，从设备的MOSI信号为输入模式。 　　MISO：主设
谈谈对于IIc的理解
weixin_47143904的博客
09-02 4582
什么是iic： iic总线是一种串行、半双工总线通讯协议。 它有两根双向信号线 时钟线scl和数据线sda ，时钟线使通讯双方的时钟同步，数据线用来传输数据。 主要用于近距离低速的芯片之间的通讯，成百上千米远距离的通讯不行，抗干扰能力差，它的成本低，结构简单。 iic总线是多主机总线（主机：但是在同一时刻只能有一个主机）每一个器件都有一个唯一地址（地址：目前大多是7bit，也可以是10bit）。前七位代表器件唯一地址，第八位代表方向。0：代表主机向从机传输数据，1：代表从机向主机传输数据 传输
Spi Master(Verilog) --后附完整代码
Mukar7的博客
11-26 1万+
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-PAqxyA3E-1606381286147)()]
Verilog写一个SPI驱动
最新发布
08-23
好的，关于Verilog写一个SPI驱动的问题，我可以回答。首先，SPI（Serial Peripheral Interface）是一种同步串行通信协议，可以用于连接微控制器、传感器、存储器和其他外设。下面是一个简单的SPI主机驱动Verilog代码示例： ```verilog module spi_master( input clk, input reset, output ss, output mosi, input miso, input [7:0] data_out, input [2:0] data_out_ctrl, output [7:0] data_in, input [2:0] data_in_ctrl, input sclk_freq, input ss_duration ); reg [7:0] data_in_reg; reg [2:0] data_in_ctrl_reg; reg [7:0] data_out_reg; reg [2:0] data_out_ctrl_reg; reg [7:0] shift_reg; reg [7:0] shift_data; reg shift_done; reg sclk_count; reg [15:0] ss_count; reg ss_active; wire sclk; assign mosi = shift_data[7]; assign sclk = sclk_count[sclk_freq - 1]; always @(posedge clk) begin if (reset) begin data_in_reg <= 0; data_in_ctrl_reg <= 0; data_out_reg <= 0; data_out_ctrl_reg <= 0; shift_reg <= 0; shift_data <= 0; shift_done <= 0; sclk_count <= 0; ss_count <= 0; ss_active <= 0; ss <= 1; end else begin if (data_out_ctrl_reg != 3'b000) begin if (!shift_done) begin shift_reg <= {shift_reg[6:0], data_out_reg[7]}; data_out_reg <= {data_out_reg[6:0], 1'b0}; data_out_ctrl_reg <= data_out_ctrl_reg - 1; shift_done <= (data_out_ctrl_reg == 3'b000); end else begin shift_data <= shift_reg; shift_done <= 0; data_out_ctrl_reg <= 0; end end else if (data_in_ctrl_reg != 3'b000) begin if (!shift_done) begin shift_reg <= {shift_reg[6:0], miso}; data_in_ctrl_reg <= data_in_ctrl_reg - 1; shift_done <= (data_in_ctrl_reg == 3'b000); end else begin data_in_reg <= shift_reg; shift_done <= 0; data_in_ctrl_reg <= 0; end end else begin shift_data <= 0; shift_done <= 0; if (ss_count != (ss_duration * sclk_freq)) begin ss_count <= ss_count + 1; end else begin ss_count <= 0; ss_active <= 0; ss <= 1; end if (!ss_active) begin if (data_out_ctrl == 3'b001) begin ss_active <= 1; ss <= 0; data_out_ctrl_reg <= 3'b111; end else if (data_out_ctrl == 3'b010) begin ss_active <= 1; ss <= 0; shift
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值