vivado sdk中xil_out函数对指定的BRAM地址写数据为什么会导致程序挂起？

最新推荐文章于 2024-09-14 22:33:48 发布
最新推荐文章于 2024-09-14 22:33:48 发布
阅读量2.3k 收藏 13
点赞数 1
分类专栏： vivado sdk 文章标签： fpga开发 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/braveh1/article/details/123394682
版权

是有关zynq芯片的网口程序调试的，我在例程lwip_echo_server程序中加入了往指定的bram地址写数据的语句，想要实现PS到PL数据的交互，但是程序执行到xil_out这块直接就运行不下去了，也不会打印下面的东西
下面是BRAM地址在SDK中的声明


  发现修改这个bram地址的话就可以写入，但是这个地址得小于0x40000000，大于的话程序一律会挂起，写不进去数据，而在blockdesign中这个地址又不能修改至小于0x40000000,在lscript.ld文件中修改改地址，貌似没什么用，卡这好几天了.....

 修改地址的地方

 

 

 

![img](https://img-mid.csdnimg.cn/release/static/image/mid/ask/701411878646148.png "#left")
  下面是block design的连接图，上文所述的BRAM就在图中

或者大家还有什么实现ps和pl数据交互的方法吗？我试了用AXI GPIO代替BRAM，但是资源不够放了

 

Braveh丶
关注
专栏目录
SPI.zip_spi_spi vivado_spi接口代码_vivado spi接口_vivado中spi程序
09-23
Vivado是Xilinx公司开发的一款强大的FPGA设计工具，它提供了对SPI接口的支持，使得用户可以方便地配置和控制FPGA与SPI兼容设备的数据交换。 本压缩包“SPI.zip”包含了关于SPI接口在Vivado中使用的相关资料，特别是...
XILINX SDK Xil_Out32传入float类型参数的解决方案
P_Leung的技术博客
04-19 5998
XILINX SDK Xil_Out32传入float类型参数的解决方案 在项目尝试将float类型参数直接传输到BRAM中，再取出来发现跟传入的值不对，原来要先将float类型参数转成u32的数值保存到BRAM,取出来再从u32转回float XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM 传入例子 float...
对Xil_Out32未定义的引用
greedyhao的博客
09-29 6347
第一次在HLS中遇见一个官方库函数未定义问题，这就把解决方法记录下来。 在创建好工程，写完工程代码后，发现报错如下 ./src/led_controller_test_tut_4A.o：在函数‘main’中： /home/greedyhao/Projects/LearningAndWorking/led_controller/led_controller.sdk/LED_Controlle...
AXI_BRAM0,BRAM测试数据读写，部分结果，还不够清除
qq_17743307的博客
04-14 569
上个帖子AXI_BRAM0,BRAM测试数据 现在SDK中新添代码测试其读写： //截取了关键代码如下！！！ // this for loop is added by Chao int i; int number_in_5_location; int Write_Data = 0; for(i = BRAM_BYTENUM*Start_Addr ; i < BRAM_BYTENUM*(Start_Addr + Len) ; i += BRAM_BYTENUM) { XBram_Out3
zynq双核AMP实验之cpu1唤醒代码
kunkliu的博客
09-11 2359
一·多核CPU的运行模式     从软件的角度看，多核处理器的运行模式有 AMP（非对称多处理）、SMP（对称多处理）和 BMP（受约束多处理）三种运行模式。     AMP 运行模式指多个内核相对独立的运行不同的任务，每个内核相互隔离，可以运行不同的操作系统（OS）或裸机应用程序。     SMP 运行模式指多个处理器运行一个操作系...
http://blog.csdn.net/shangguanyunlan
ye_ge的博客
04-20 1627
Interrupt中断  概述：  1. Zynq的中断类型有：  软件中断（Software Generated Interrupt, SGI，中断号0-15）（16–26 reserved）  私有外设中断（Private Peripheral Interrupt, PPI，中断号27-31）,  共享外设中断（Shared Peripheral Interrupt, SPI，中
【zynq】‘Underfined reference Xil_out 32’报错解决方法
dx123134的博客
01-06 1988
在zynq book  Exercise 4A实验中，按照文档流程会报错‘Underfined reference Xil_out 32’。没有找到#include "xil_io.h"。无法直接在”led_controller.h”中加入”xil_io.h”。 可以在"xparameters.h"加入#include“xil_io.h”解决。 插入后led_controller的报错消失，...
vivado SDK Underfined reference Xil_out 32’。
dahuzi419的博客
07-24 1710
在黑金ZYNQ 实验中，按照文档流程会报错‘Underfined reference Xil_out 32’。 如下图所示，网上提示是没有xil_io.h 解决办法 在文件中添加#include "xil_io.h"即可解决这个问题。
ZYNQ AXI DMA调试细节
热门推荐
q774318039a的博客
03-10 2万+
本文介绍ZYNQ AXI DMA的简单模式使用方法，查询模式（poll），不使用中断，32bit。 1.有关DMA的函数调用，去参照DMA的官方例程。所有的外设都是有ID的，先建立一个结构体，初始化外设，把外设的基地址赋值给结构体，对结构体进行赋值就是写相应的寄存器，控制DMA工作。所有的外设都有寄存器手册，自己去下载，直接看寄存器空间register space就可以了，例如DMA的寄存器手册...
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.exe
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 —Windows 自解压 Web 安装程序 (EXE - 64.62 MB)
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Lin64.bin
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 — Linux 自解压 Web 安装程序 (BIN - 115.05 MB)
Xilinx_Vivado_SDK_Web_2017.4_1216_1_Win64.exe
02-24
Xilinx_Vivado_SDK_Web_2017.4_1216_1_Win64.exe
axi-uart-demo.rar_AXI vivado_SDK AXI_axi 串口_axi-uartlite_axi_ua
07-15
3. **SDK (Software Development Kit)**：配合Vivado使用的软件开发工具，用于生成、编译、调试嵌入式系统中的C/C++应用程序。它可以与硬件设计无缝集成，使得开发者能在FPGA的处理系统(PS)上运行软件代码。 4. **...
Xilinx zynq系列pcie xdma通信（二）：下位机PS端
LKAYA的博客
07-11 4250
在上一篇博文中介绍了PL端的设置，本文继续介绍PS端的设置。PS端仅用于验证上位机读写DDR3是否正确，因此相对比较简单。 一、新建SDK项目 在生成好bit文件之后先Export Hardware 启动SDK 打开SDK后界面如图，可以看到自动生成了一个platform_0的文件夹，这个文件夹里的内容就是之前文章中zynq的一些配置内容。当工程目录发生更改后，SDK又会再自动生成一个platform。platform文件夹删除后，重启SDK可自动重新生成platform配置信息。
Xilinx FPGA 使用Microblaze实现串口命令行
dimples_Song的博客
07-17 2108
Xilinx FPGA MicroBlaze实现一个串口命令行
Vivado SDK 开发中遇到的问题与解决方法总结
一路前行
10-25 1万+
目录问题描述解决方案 问题描述 Vivado 2017.4 Windows 10 ZCU102开发板 向工程中拷贝新的.c文件之后进行编译，sdk 会报错，提示如下 Vivado SDK make: *** 没有规则可以创建“ .elf”需要的目标“ .o”。 停止。 解决方案 将工程目录下的Debug 文件夹删除后重新编译！ ...
【常见 error】Vivado 综合出现中断、失败、“PID not specified”
记录学习历程
08-03 6383
在对工程进行综合时，出现综合过程中出现中止或者完全不启动综合，类似下图，明明点击综合启动了几分钟，但是 elapsed 一直显示为 0，表示完全没用启动综合，在 TCL Console 栏中出现了“PID not specified”字样。经过查询网上的解决办法，有说是在安装 Vivado 时有杀毒软件类似 360 存在会导致这种情况，但是我电脑没有任何杀毒软件，很奇怪百思不得其解，这个工程只改动了部分代码就出现这种情况，我检查了代码也是没有问题的。也想过重新搭一遍工程，但是工程比较大搭起来太费时间就放弃了
【明解STM32】中断系统理论基础知识篇之中断寄存器功能原理
大道至简，求同存异
05-30 6211
本篇对STM32的中断系统涉及到的的寄存器分别进行了介绍，了解了各个寄存器的功能和对应寄存器位的定义可以更方便的去理解在实际使用中断配置时的配置功能。
数字IC设计\FPGA 职位经典笔试面试整理--基础篇1
最新发布
伊丽莎白的学习之路
09-14 1849
资料资料，整理整理
xilinx_vivado_sdk_web_2019.1
08-26
xilinx_vivado_sdk_web_2019.1是赛灵思（Xilinx）公司开发的一个软件开发套件。它是基于Vivado设计套件的一部分，旨在为用户提供一套完整的开发工具，用于设计、验证和验证嵌入式系统。 xilinx_vivado_sdk_web_2019.1支持多种编程语言，如C、C++和SystemC，以及嵌入式处理器如ARM和MicroBlaze。它还提供了一些专门的工具和库，用于硬件和软件协同开发。 这个套件包括Vivado设计工具和Xilinx SDK两个主要组件。Vivado设计工具用于高级综合、逻辑合成和布线，帮助用户设计和优化他们的硬件系统。而Xilinx SDK则提供了一个完整的集成开发环境，包括编译器、调试器和软件库，用于嵌入式软件开发。 xilinx_vivado_sdk_web_2019.1具备多种强大功能。首先，它支持用户使用高级综合工具将C/C++代码转换为硬件电路。其次，它提供了一组开发板支持包，使用户能够在实际硬件平台上快速开发和验证他们的系统。此外，它还提供了丰富的调试和性能分析工具，用于优化系统性能和调试代码。 总之，xilinx_vivado_sdk_web_2019.1是一款功能强大的软件开发套件，它提供了丰富的工具和库，支持硬件和软件协同开发，帮助用户设计、验证和验证嵌入式系统。
评论 14
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值