vivado sdk中xil_out函数对指定的BRAM地址写数据为什么会导致程序挂起？

最新推荐文章于 2024-09-20 10:59:46 发布
最新推荐文章于 2024-09-20 10:59:46 发布
阅读量2.4k 收藏 13
点赞数 1
分类专栏： vivado sdk 文章标签： fpga开发 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/braveh1/article/details/123394682
版权

是有关zynq芯片的网口程序调试的，我在例程lwip_echo_server程序中加入了往指定的bram地址写数据的语句，想要实现PS到PL数据的交互，但是程序执行到xil_out这块直接就运行不下去了，也不会打印下面的东西
下面是BRAM地址在SDK中的声明


  发现修改这个bram地址的话就可以写入，但是这个地址得小于0x40000000，大于的话程序一律会挂起，写不进去数据，而在blockdesign中这个地址又不能修改至小于0x40000000,在lscript.ld文件中修改改地址，貌似没什么用，卡这好几天了.....

 修改地址的地方

 

 

 

![img](https://img-mid.csdnimg.cn/release/static/image/mid/ask/701411878646148.png "#left")
  下面是block design的连接图，上文所述的BRAM就在图中

或者大家还有什么实现ps和pl数据交互的方法吗？我试了用AXI GPIO代替BRAM，但是资源不够放了

 

Braveh丶
关注
专栏目录
1、VIVADO软件bit文件和bin文件烧写方法
qq_43416206的博客
10-25 8738
说明：bit文件和bin文件的烧写分如下4种不同的情况，这里你只需看自己对应的情况即可。 情况1：由VIVADO编译工程生成bit文件并烧写 情况2：有直接获得的bit文件，只需借助VIVADO软件将其烧写到开发板 情况3：由VIVADO编译工程生成bin文件并烧写 情况4：有直接获得的bin文件，只需借助VIVADO软件将其烧写到开发板
zynq ps 读写bram的接口阻塞卡死
da_hei的博客
06-30 680
接口为： XBram_WriteReg XBram_ReadReg 原因：bram设置的宽度是32位，而我给的地址40000101，最后一位应该只能为 0 4 8 C
AXI_BRAM0,BRAM测试数据读写，部分结果，还不够清除
qq_17743307的博客
04-14 586
上个帖子AXI_BRAM0,BRAM测试数据 现在SDK中新添代码测试其读写： //截取了关键代码如下！！！ // this for loop is added by Chao int i; int number_in_5_location; int Write_Data = 0; for(i = BRAM_BYTENUM*Start_Addr ; i < BRAM_BYTENUM*(Start_Addr + Len) ; i += BRAM_BYTENUM) { XBram_Out3
VivadoSDK借助LWIP协议栈与上位机互相通信
最新发布
qq_48328745的博客
09-20 636
例如下图是我自己与上位机的通信，我上位机的GUI有一个按钮，点击这个按钮我的上位机就会发送UDP包(3B,3B,XX,XX,XX,...),然后我的SDK一旦检测到前两个包为3B,3B就开始做 if(((*UDPrecvBuffer)==0x3b)||(*(UDPrecvBuffer+1)==0x3b))这里面的操作。因为Xilinx的生态已经做的比较了，如果你的数据量比较少，那么你可以将你需要传入的硬件模块套一个AXI_Lite协议的壳子，然后通过AXI协议直接实现PL、PS数据互通。
对Xil_Out32未定义的引用
greedyhao的博客
09-29 6435
第一次在HLS中遇见一个官方库函数未定义问题，这就把解决方法记录下来。 在创建好工程，写完工程代码后，发现报错如下 ./src/led_controller_test_tut_4A.o：在函数‘main’中： /home/greedyhao/Projects/LearningAndWorking/led_controller/led_controller.sdk/LED_Controlle...
XILINX SDK Xil_Out32传入float类型参数的解决方案
P_Leung的技术博客
04-19 6077
XILINX SDK Xil_Out32传入float类型参数的解决方案 在项目尝试将float类型参数直接传输到BRAM中，再取出来发现跟传入的值不对，原来要先将float类型参数转成u32的数值保存到BRAM,取出来再从u32转回float XILINX HLS + Vivado + SDK实现通过AXI-Master协议从ARM(PS)传输数组到FPGA(PL)端RAM 传入例子 float...
zynq双核AMP实验之cpu1唤醒代码
kunkliu的博客
09-11 2441
一·多核CPU的运行模式     从软件的角度看，多核处理器的运行模式有 AMP（非对称多处理）、SMP（对称多处理）和 BMP（受约束多处理）三种运行模式。     AMP 运行模式指多个内核相对独立的运行不同的任务，每个内核相互隔离，可以运行不同的操作系统（OS）或裸机应用程序。     SMP 运行模式指多个处理器运行一个操作系...
http://blog.csdn.net/shangguanyunlan
ye_ge的博客
04-20 1644
Interrupt中断  概述：  1. Zynq的中断类型有：  软件中断（Software Generated Interrupt, SGI，中断号0-15）（16–26 reserved）  私有外设中断（Private Peripheral Interrupt, PPI，中断号27-31）,  共享外设中断（Shared Peripheral Interrupt, SPI，中
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.exe
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 —Windows 自解压 Web 安装程序 (EXE - 64.62 MB)
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Lin64.bin
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 — Linux 自解压 Web 安装程序 (BIN - 115.05 MB)
Xilinx_Vivado_SDK_Web_2017.4_1216_1_Win64.exe
02-24
Xilinx_Vivado_SDK_Web_2017.4_1216_1_Win64.exe
SPI.zip_spi_spi vivado_spi接口代码_vivado spi接口_vivado中spi程序
09-23
Vivado是Xilinx公司开发的一款强大的FPGA设计工具，它提供了对SPI接口的支持，使得用户可以方便地配置和控制FPGA与SPI兼容设备的数据交换。 本压缩包“SPI.zip”包含了关于SPI接口在Vivado中使用的相关资料，特别是...
Xilinx_Vivado_SDK_2017.rar
09-21
由于安装包很大，所以采用链接分享的形式，所以资源本身不是很大。网上的资料很多，最近在...如果安装过程中出现安装vivado中提示VC有错误，请取消安装，点开主页找“安装vivado中提示VC有错误”资源，获取解决方案。
ZYNQ AXI DMA调试细节
热门推荐
q774318039a的博客
03-10 2万+
本文介绍ZYNQ AXI DMA的简单模式使用方法，查询模式（poll），不使用中断，32bit。 1.有关DMA的函数调用，去参照DMA的官方例程。所有的外设都是有ID的，先建立一个结构体，初始化外设，把外设的基地址赋值给结构体，对结构体进行赋值就是写相应的寄存器，控制DMA工作。所有的外设都有寄存器手册，自己去下载，直接看寄存器空间register space就可以了，例如DMA的寄存器手册...
Xilinx zynq系列pcie xdma通信（二）：下位机PS端
LKAYA的博客
07-11 4402
在上一篇博文中介绍了PL端的设置，本文继续介绍PS端的设置。PS端仅用于验证上位机读写DDR3是否正确，因此相对比较简单。 一、新建SDK项目 在生成好bit文件之后先Export Hardware 启动SDK 打开SDK后界面如图，可以看到自动生成了一个platform_0的文件夹，这个文件夹里的内容就是之前文章中zynq的一些配置内容。当工程目录发生更改后，SDK又会再自动生成一个platform。platform文件夹删除后，重启SDK可自动重新生成platform配置信息。
Xilinx FPGA 使用Microblaze实现串口命令行
dimples_Song的博客
07-17 2206
Xilinx FPGA MicroBlaze实现一个串口命令行
【明解STM32】中断系统理论基础知识篇之中断寄存器功能原理
大道至简，求同存异
05-30 6629
本篇对STM32的中断系统涉及到的的寄存器分别进行了介绍，了解了各个寄存器的功能和对应寄存器位的定义可以更方便的去理解在实际使用中断配置时的配置功能。
zynq XADC读写寄存器配置
Lynrxl的博客
10-13 2537
本博客，仅记录比较有用的关于zynq XADC调试的网址 PS侧读取xadc中的温度电压值，需按照以下步骤进行配置： Temp： 配置寄存器 Xil_Out32(C_BASEADDR + 0x300 , 0x9100); //40 Xil_Out32(C_BASEADDR + 0x304 , 0x3F0F);//41 Xil_Out32(C_BASEADDR + 0x308 , 0x0400);//42 Xil_Out32(C_BASEADDR + 0x320 , 0x100); //4.
vivado 调试问题总结
lichen_6398的博客
08-14 1226
系统整合 搭建vivado整合工程： 系统总体设计图   调试原因： 器件型号需要统一，包括HLS的IP核元器件型号和vivado工程器件型号 本项目为702-1L 系统总体设计需要注意时钟速率问题，有可能因为时钟速率导致传输时间和传输的同步性问题，造成不同步问题的出现。 生成bit流文件时需注意自定义IP的位置需要确认清楚，定位到自定义IP的文件夹目录否则编译无法通过。     ...
xilinx_vivado_sdk_web_2019.1
08-26
xilinx_vivado_sdk_web_2019.1是赛灵思（Xilinx）公司开发的一个软件开发套件。它是基于Vivado设计套件的一部分，旨在为用户提供一套完整的开发工具，用于设计、验证和验证嵌入式系统。 xilinx_vivado_sdk_web_2019.1支持多种编程语言，如C、C++和SystemC，以及嵌入式处理器如ARM和MicroBlaze。它还提供了一些专门的工具和库，用于硬件和软件协同开发。 这个套件包括Vivado设计工具和Xilinx SDK两个主要组件。Vivado设计工具用于高级综合、逻辑合成和布线，帮助用户设计和优化他们的硬件系统。而Xilinx SDK则提供了一个完整的集成开发环境，包括编译器、调试器和软件库，用于嵌入式软件开发。 xilinx_vivado_sdk_web_2019.1具备多种强大功能。首先，它支持用户使用高级综合工具将C/C++代码转换为硬件电路。其次，它提供了一组开发板支持包，使用户能够在实际硬件平台上快速开发和验证他们的系统。此外，它还提供了丰富的调试和性能分析工具，用于优化系统性能和调试代码。 总之，xilinx_vivado_sdk_web_2019.1是一款功能强大的软件开发套件，它提供了丰富的工具和库，支持硬件和软件协同开发，帮助用户设计、验证和验证嵌入式系统。
评论 14
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值