学习ZYNQ之FPGA1

Zynq-7000 All Programmable SoC,是将ARM处理器的软件可编程性和FPGA（灵活性、可扩展性）的硬件可编程性进行完美结合的全可编程片上系统。

 

1.SoC:

基于ASIC的SoC，一般用于大量制作，前期成本较高。

可编程片上系统(SOPC,System-on-Progammable-Chip)，可以使用FPGA来搭建一个处理器，但性能不会很高。

全可编程控制系统(APSoC,All-Proggrammable SoC)，采用ARM处理器，性能大大提高。

全可编程控制系统一般包括处理系统(Processing System)和可编程逻辑部件(Programmable Logic)。

 

2.ZYNQ包括两大部分:PS和PL

PL部分：

FPGA的架构一般包括：可编程IO单元、可编程逻辑单元（不同厂商叫法不同）、底层嵌入功能单元、嵌入式块RAM、布线资源、硬核。

PL周围一圈的Input/Output Blocks对应的是可编程IO单元，Configurable Logic Blocks对应可编程逻辑单元，Block RAM对应嵌入式块RAM，DSP相当于底层嵌入功能单元，clock tiles(时钟块),XADC block、PCI Express block、GTX transceivers属于硬核部分。

PS部分：

  (1)Application Processing unit(APU)

内有两个ARM处理器，是APU的核心，在ARM周围有FPU(用于浮点单元运输算)、NEON Engine(用于单指令，多数据处理)、MMU(用于物理地址到虚拟地址的映射)、32KB I-Cache(指令缓存)和D-Cache(数据缓存)的一级缓存、512KB L2 Cache&Controller（二级缓存，两个处理器共用）、OCM(片上存储器)、Snoop Controller，AWDT，Timer(一致性控制单元)、DMA(数据搬移)、GIC(中断控制器)。

(2) APU之外部分:

Central interconnect(中央互联)、PL to Memory interconnect(PL到存储器互联)、I/O接口(通过MIO与外界连接)、Memory Interfaces(动态和静态存储器接口)、Clock Generation(时钟生成模块)、Reset(复位模块)。

 

3.PS与PL通过AXI interface连接：

EMIO(扩展MIO)、XADC(PL中的硬核)、DMA(PS到PL的直接访问)、IRQ(中断请求，从PL传到PS)、Config AES/SHA(FPGA的配置接口)

general purpose interfaces分为 M_AXI_GP[1:0]和 S_AXI_GP[1:0],M和S分别代表PS作为主机和从机。

ACP interfaces实现PL到OCM的访问，S_AXI_ACP[1:0]。

high performance interfaces(高性能接口，FIFOs实现数据缓冲),S_AXI_HP[3:0]。