Xilinx zynq系列FPGA实现神经网络中相关资源评估

最新推荐文章于 2024-06-06 17:13:31 发布

祥瑞Coding

最新推荐文章于 2024-06-06 17:13:31 发布

阅读量8.2k

点赞数 13

分类专栏： FPGA

本文链接：https://blog.csdn.net/weixin_36474809/article/details/80894801

版权

FPGA 专栏收录该内容

61 篇文章 103 订阅

订阅专栏

zynq7000系列概览

1.内存占用

1.1 FPGA程序中内存的实现方式

参阅xilinx文档UG998

参见FPGA基础知识（一）UG998相关硬件知识中的Memory archicture and layout

FPGA并没有像软件那样用已有的cache，FPGA的HLS编译器会在FPGA中创建一个快速的memory architecture以最好的适应算法中的数据样式（data layout）。因此FPGA可以有相互独立的不同大小的内部存储空间，例如寄存器，移位寄存器，FIFOs和BRAMs。

寄存器：最快的内存结构，集成在在运算单元之中，获取不需要额外的时延。

移位寄存器：可以被当作一个数据序列，每一个数据可以在不同的运算之中被重复使用。将其中所有数据移动到相邻的存储设备中只需要一个时钟周期。

FIFO：只有一个输入和输出的数据序列，通常被用于循环或循环函数，细节会被HLS编译器处理。

BRAM：集成在FPGA fabric模块中的RAM，每个xilinx的FPGA中集成有多个这样的BRAM。可以被当作有以下特性的cache: 1.不支持像处理器cache中那样的缓存一致性（cache coherency,collision）,不支持处理器中的一些逻辑类型。2.只在设备有电时保持内存。3.不同的BRAM块可以同时传输数据。

1.2 zynq的BRAM内存大小

zynq 7z020的BRAM为4.9Mb，7z035的BRAM为17.6Mb（2.2MB）

1.3.一个卷积操作占用的内存

例如，我们实现的卷积函数，输入27×600，卷积核16×27，输出16×600，数据类型为float。

	//convolution operation
        for (i = 0; i < 16; i++) {
		for (j = 0; j < 600; j++) {
			result = 0;
			for (k = 0; k < 27; k++) {
				temp = weights[i*27+k] * buf_in[k*600+j];
				result += temp;
			}
			buf_out[i*600+j] = result;
		}
	}

在HLS中生成的IPcore占用硬件资源为