数字电路设计之verilog的小技巧集锦

以后这一篇就用来记录在数字电路设计的时候的一些小的技巧：

1、索引：rom[i] = data[（IXLEFT  - N * i ）-：N ]；这一句表示的就是（IXLEFT  - N * i ）位开始递减取N位；+就是递增取N位。

2、数据的初始化：比如图片的一些初始化就可以使用以下实现，initial只执行一次。

integer i;
	initial begin
		for(i = 0;i < 16;i= i+1)
			rom[i] = data[(511-32*i)-:32];
	end