vivado HDL 例化调试探测流程概述

本文介绍了在Vivado工具中如何通过HDL实例化调试探测流程,包括自定义ILA和VIO核,以及JTAG-to-AXIMaster核。详细讲述了调试核的配置步骤,如设置比较器数量和探针类型,以优化逻辑分析器性能。
摘要由CSDN通过智能技术生成
HDL 例化调试探测流程概述
HDL 例化探测流程涉及在 HDL 设计源代码中直接手动自定义、例化和连接各种调试核组件。下表中显示了 Vivado 工具中此流程所支持的新调试核。
新的 ILA 核相比于传统 ILA v1.x 核具有以下 2 大优势
• 可搭配集成的 Vivado Logic Analyzer 功能一起使用 请参阅“在硬件中调试逻辑设计”
• 无需 ICON 核实例或连接。
使用 HDL 例化调试探测流程
执行 HDL 例化流程所需的步骤如下
1. 自定义并生成 ILA / VIO 调试核 其中包含正确数量的探测端口 与要探测的信号对应。
2. 可选 自定义并生成 JTAG-to-AXI Master 调试核 并将其连接到设计中的 AXI 外设或互连核的 AXI 从接口。
3. 对包含调试核的设计执行综合。
4. 可选 修改 Debug Hub 核属性。
5. 对包含调试核的设计执行实现。
自定义和生成调试核
使用“工程管理器 (Project Manager) ”中的“ IP 目录 (IP Catalog) ”按钮来查找、选择和自定义所需调试核。调试核位
IP 目录的“调试和验证 (Debug & Verification) > 调试 (Debug) ”类别下 请参阅下图。您可双击 IP 核或者右键单击
并选中“自定义 IP (Customize IP) ”菜单选项来自定义调试核。
• 如需了解有关自定义 ILA 核的更多信息 请参阅《 Integrated Logic Analyzer LogiCORE IP 产品指南》 ( PG172 )
• 如需了解有关自定义 VIO 核的更多信息 请参阅《 Virtual Input/Output LogiCORE IP 产品指南》 ( PG159 )
• 如需了解有关自定义 JTAG-to-AXI Master 核的更多信息 请参阅《 JTAG to AXI Master LogiCORE IP 产品指南》
( PG174 )
自定义核后 请单击“ IP 自定义 (IP customization) Wizard 中的“ Generate ”按钮。这样即可生成已自定义的调试
并将其添加到工程的“源 (Sources) ”视图中。
配置所用比较器的数量
在自定义 ILA IP 期间 您可设置所用的比较器的数量。允许的范围为 1 16 。可为 ILA IP 中的所有探针设置公用比较
器的数量。
也可以为每个 IP 设置比较器 如下所示。任一 ILA 内均可包含多个不同宽度的探针。为此 您需要取消勾选“常规选
(General Options) ”下的“所有探针端口采用相同数量的比较器 (Same Number of Comparators for All Probe
Ports) ”字段。
随后 您即可通过如下方式来为每个探针设置要使用的比较器的准确数量 选中“ Probe_Ports ”选项卡并在“比较器
数量 (Number of Comparators) ”字段中设置所期望的比较器数量。
提示 如果启用“采集控制 (Capture Control) 则可选比较器数量范围是 1 15 个。有 1 个比较器供采集控
制数据筛选机制使用。
提示 根据所选比较器数量 该工具会自动重新计算您可在 ILA IP 中使用的探针的数量。每个 ILA 允许的比较
器最大数量为 1024
探针作为数据或触发器
在“ ILA IP Configuration Wizard 可将探针配置为数据和 / 或触发器 如下图所示。
如果探针参与触发或采集比较值 则应将其配置为仅限“触发器”探针。这样即可最优化 ILA 核使用 BRAM 的方式。
通常 如需采集探针数据 则应将其配置为仅限“数据”探针。如果探针同时参与触发比较值并且还需采集其数据
应将其配置为“触发器和数据”。
  • 12
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
Vivado是Xilinx公司推出的一款FPGA(Field Programmable Gate Array)设计和开发工具,它提供了一套全面的设计流程,包括从设计输入、综合、实现、仿真到下载等一系列的步骤。 PIO(Parallel Input/Output)是一种并行输入/输出接口,它可以实现数据的并行输入和输出。在Vivado中,我们可以使用PIO来实现对PIO接口的功能定义和配置。 首先,我们需要在Vivado中创建一个新的工程。选择“Create Project”选项,然后根据需要输入工程的名称、保存路径和目标设备等相关信息。 接下来,我们需要使用Vivado IP Integrator工具进行PIO。在左侧的面板中选择“Add IP”按钮,然后在IP Catalog中选择我们需要的PIO IP核。 在PIO IP核的配置界面中,我们可以选择输入和输出的数据位宽、信号的方向(输入或输出)、是否需要使能信号等。根据实际需求进行相关配置后,点击“OK”按钮进行IP核的。 完成PIO IP核的后,我们可以将它添加到我们设计的逻辑图中。在IP Integrator界面中,我们可以通过拖动和连接来设计逻辑电路。将PIO后的IP核拖动到逻辑图中,并与其他电路元件进行连接。 在设计完成后,我们可以对整个逻辑电路进行综合、实现和仿真等操作。Vivado会根据我们的设计和配置信息生成相应的比特流文件,用于下载到目标设备中进行验证和测试。 通过Vivado PIO,我们可以快速创建和配置PIO接口,实现并行数据的输入和输出功能。这大大简了设计流程,提高了开发效率。同时,Vivado提供了丰富的工具和功能,方便我们进行验证和调试,确保设计的正确性和可靠性。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

cckkppll

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值