vivado AUTOPIPELINE_MODULE、AUTOPIPELINE_INCLUDE

自动管道模块
AUTOPIPELINE_MODULE属性为所有组建立一个单独的名称空间
在整个子层次结构中定义的名称。它必须设置在包括的层次结构上
GROUP和AUTOPIPELINE_ LIMIT标记的网络。它也必须使用
当在设计中多次实例化具有自动流水线特性的模块时。
参见Vivado Design Suite用户指南：实施（UG904）[参考文献20]中的“自动流水线”
了解更多信息。
体系结构支持
UltraScale、UltraScale+、Versal ACAP。
适用对象
•分层单元格
价值
•＜True＞：自动流水线插入发生在指定的模块中。
•＜False＞：在指定的模块中不会发生自动流水线插入。这是
默认模式。
语法
VHDL示例语法
属性autopipeline_module：布尔值；
beh的autopipeline_module属性：体系结构是“true”；
Verilog示例语法
（*autopipeline_module=“true”*）模块测试（in1、in2、clk、out1）
XDC示例语法
set_property AUTOPIPELINE_MODULE TRUE[get_cells test]
受影响的步骤
•场所设计
•Phys Opt设计

自动管道_包括
AUTOPIPELINE_INCLUDE属性指定另一个的名称
应用AUTOPIPELINE_LIMIT时要包括的AUTOPIPELINE_GROUP。正常的
使用场景是在前向和响应shakehands协议路径中，一个方向是
使用AUTOPIPELINE_group定义为“正向”组，另一个方向为
使用AUTOPIPELINE_group定义为主“响应”组，同时添加引用
到前向组，因此往返路径将共享定义的最大限制。
体系结构支持
UltraScale、UltraScale+、Versal ACAP。
适用对象
•网络（get_Nets）
•单元格（get_Cells）
每个单个网络都应该由触发器直接驱动，扇出负载只能是1。
价值
•＜group_name＞：这是一个唯一的字符串值，可以分配给一个或多个网络。
具有相同自动管道包含组名称的信号必须接收相等的
自动插入流水线触发器的数量。
语法

VHDL Example Syntax

attribute autopipeline_include : string;

attribute autopipeline_group : string;

attribute autopipeline_limit : integer;

signal mywire: std_logic_vector(2 downto 1);

signal mybus: std_logic_vector(2 downto 1);

attribute autopipeline_group of mywire: signal is "sub_group";

attribute autopipeline_group of mybus: signal is "primary_group";

attribute autopipeline_include of mybus: signal is "sub_group";

attribute autopipeline_limit of mybus: signal is "12”;

Verilog Example Syntax

(* autopipeline_group="sub_group”*) wire mywire;

(* autopipeline_group="primary_group", autopipeline_limite= 12,

autopipeline_include="sub_group"*) wire mybus;

XDC Example Syntax

set_property AUTOPIPELINE_GROUP primary_group [get_nets mywire]

set_property AUTOPIPELINE_INCLUDE sub_group [get_nets mywire]

sub_group包含在primary_group中，并且共享最大限制12
阶段。
受影响的步骤
•场所设计
•Phys Opt设计