vivado LVDS_PRE_EMPHASIS

LVDS_PRE_强调
在UltraScale设备上，LVDS_PRE_EMPHASIS属性用于提高信号完整性
通过传输线遭受高频损耗的高频信号。
LVDS发射器预加重在信号转换时提供升压（增益）
补偿实现某些I/O标准的驱动器上的传输线损耗。
DDR4 HP I/O存储体和LVDS TX HP/HR I/O存储体可进行预加重，以减少
符号间干扰，并尽量减少传输线损耗的影响。
提示：发射机的预加重可以与接收机的均衡相结合，以提高
整体信号完整性。
发射机处的预加重也是接收机处信号完整性的关键。
预加重增加了信号边缘速率，这也增加了串扰
相邻信号。

因为预加重的影响取决于传输线特性，
需要模拟以确保影响最小。过度强调信号可能会
进一步降低信号质量而不是改善信号质量。
使用LVDS_PRE_EMPASIS=TRUE和LVDS_PRE _EMPASIS=FALSE会导致两个结果
这些I/O标准不能放在一个I/O库中。这个可以
导致在report_drc期间发现以下布局设计规则违规：
错误：[DRC 23-20]违反规则（DIFFSTDLIMIT-1）真差分输出太多
银行的标准。
架构支持
UltraScale设备。
适用对象
•端口（get_Ports）
价值观
•TRUE：为差分输入和双向缓冲器启用预加重
实现LVDS I/O标准。当设置为TRUE时，ENABLE_PRE_EMPASIS
TX_BITSLICE上的属性也必须设置为TRUE。
•FALSE：不启用预加重（默认）

Syntax

Verilog and VHDL Syntax

Not applicable

XDC Syntax

The LVDS_PRE_EMPHASIS attribute uses the following syntax in the XDC file:

set_property LVDS_PRE_EMPHASIS <TRUE|FALSE> [get_ports port_name]

Where:

• set_property LVDS_PRE_EMPHASIS enables pre-emphasis at the transmitter.

• port_name is an output or bidirectional port connected to a differential output buffer.