vivado Clocking_Wizard IP配置

最新推荐文章于 2024-08-05 15:40:58 发布
最新推荐文章于 2024-08-05 15:40:58 发布
阅读量8.2k 收藏 61
点赞数 8
分类专栏： vivado 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/AndyW_/article/details/112154681
版权
本文详细介绍了如何在VIVADO中配置Clocking_Wizard IP，包括时钟选项、Primitive选择、动态配置、相位对齐、低功耗设置等关键步骤。讲解了输入时钟频率设置，如主参考时钟输入与副参考时钟输入的注意事项，并解释了自动控制及MMCM设置。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

VIVADO Clocking_Wizard IP配置
打开block design，点击“+”，输入clk即可选择Clocking_Wizard

在这里插入图片描述
在这里插入图片描述
在clock options页面

  1. Clock Monitor选项是时钟监控，一般情况下不勾选
  2. Primitive中MMCM包含PLL（一般选MMCM）
  3. Clocking Features
    Frequency Synthesis选项是允许输出时钟具有不同频率，就是输入和输出的频率可以不同；
    Phase Alignment是相位锁定，即输出时钟的相位被锁定到一个时钟参考点，一般是指与输入时钟同步；
    Minimize Power是低功耗，减少资源，但是是以频率、相位偏移或占空比精度为代价的（不建议，除非有要求）；
    Dynamic Recomfig是动态配置，其允许你更改原语的编程设备配置（看不懂，一般也没有用到）；
    Dynamic Phase Shift是动态相移，允许你更改输出的相位关系时钟；
    Safe Clock Startup是安全时钟启动，一般用于模块需要一个接一个的系统操作很有用。
  4. Jitter Optimization的三个选项只能选择一个，Bal
最低0.47元/天 解锁文章
Modelsim独立仿真Vivado Clocking Wizard IP Core
qq_43416206的博客
03-26 650
在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用Modelsim独立仿真，但是对于IP Core的话，就需要添加Vivado IP Core的库文件，本人查阅了很多资料，最终实现了使用Modelsim仿真Vivado Clocking Wizard IP Core，软件版本，Vivado 2017.3、Modelsim SE10.4。
FPGA 学习笔记：IP Clocking Wizard 的基本操作
坚韧与专注
08-28 4000
FPGA 学习笔记：IP Clocking Wizard 的基本操作
【vivado】 clock wizard 时钟IP
liuchj的博客
03-12 3604
原因如下：与PLL输出时钟驱动的逻辑单元需要保持复位状态，直到PLL的LOCKED信号输出拉高为时，此刻表明时钟被锁定，PLL处于稳定的状态，因此LOCKED在设计常会用作复位信号。MMCM和PLL是在FPGA设计中不可避免需要使用到的时钟资源，对于其功能及使用方法的理解是正确进行FPGA设计的前提。clk_in 输入时钟，一般为班上晶振引入时钟或者serdes恢复时钟以及其他专用时钟引脚输入时钟；时钟IP会自动在综合实现中生成相应的时钟约束，因此不需要在约束文件中在对相关时钟进行时钟约束。
自学FPGA之时钟资源学习笔记
weixin_44863810的博客
08-22 444
7系FPGA使用了专用的全局(Global)时钟和区域（Regional）时钟资源来管理和设计不同的时钟需求.Clock Management Tiles(CMT)提供了时钟合成（Clock Frequency synthesis）,倾斜校正（deskew）,过滤抖动（jitter flitering）功能。Clock Backbone 是全局时钟线贯穿整个FPGA并使能BUFG（全局时钟缓存器），且在控制区域模块充当时钟时与BUFH共享Horizontal Clock Row时钟通道。
Vivado clocking wizard IP核PLL/MCMM配置
jishubee的博客
03-31 3964
对于一个简单的设计来说，FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成的，但是对于稍微复杂一点的系统来说，系统中往往需要使用多个时钟和时钟相位的偏移，且通过编写代码输出的时钟无法实现时钟的倍频，因此学习Xilinx MMCM/PLL IP核的使用方法是我们学习FPGA的一个重要内容。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。时钟管理单元CMT的总体框图如下图所示。
vivado中时钟模块的使用——clocking wizard IP核
weixin_43623428的博客
01-08 8698
clocking wizard IP核使用讲解 IP核界面如图，我使用的FPGA是ZCU208。 时钟选项如上图，Primitive选项里面： 1、MMCM：混合模式时钟管理器 2、PLL：锁相环 PLL和MMCM区别 :最大的区别MMCM可以实现动态调整,PLL没有办法实现动态调整 值得注意的点如下： 在这里是对输入时钟的选择，也就是FPGA开发板上的时钟选择，因为我使用的是ZCU208，这个开发板使用的时钟的差分输入时钟，因此Source选项就只有Differential clock capabl
vivado clocking wizard设置0.036MHz时钟输出
SuperHRG的博客
05-22 691
原理：Fout=Fvoc/Divide，VCO频率最低600MHz，因为CLKOUT4_CASCADE勾选，所以clk_out5和clk_out7的除数级联，因此clk_out5输出频率最低为600MHz/128/128=0.036MHz。
[Vivado学习] 使用clocking wizard为你的设计添加时钟
笨笨笨鸟的博客
04-11 2万+
1.  选择IP Catalog，搜索clocking wizard，并双击clocking wizard。2. 输入时钟：主时钟Primary clock输入200MHz(根据你的需要修改)，其他默认即可(MMCM)。查询你的开发板的手册，如KC705的手册为ug810.pdf，在里面找到Page 88可以找到可使用的系统时钟为AD11,AD12这个差分时钟。所以主时钟Primary clock...
IP CLOCK_WIZ动态重配置代码
08-10
对于初学者，理解如何在Vivado环境下创建和配置IP核，以及如何编写Verilog代码来实现动态重配置功能，是十分必要的。 总之，"IP CLOCK_WIZ动态重配置代码"涉及了FPGA设计中高级的时钟管理技术，通过动态调整时钟...
vivado中clocking wizard ip核
06-28
Vivado中的Clocking Wizard IP核是一个用于生成时钟和时序控制电路的IP核。它可以帮助设计人员快速生成复杂的时钟和时序控制电路，从而简化设计流程并提高设计效率。该IP核支持多种时钟类型和时序控制方案，并且可以...
Nexys3学习手记6：ClockingWizard探秘
08-27
单从字意上理解，Clock Resources即时钟资源，从广义上来讲，时钟资源不仅包括了文档中重点阐述的器件内部时钟专用的布线资源、IO资源和buffer资源，也包括了后面两章所提到的CMT block（Clock Management Tiles）中包含的DCM（Digital Clock Managers）和PLL（Phase-Locked Loops）。
Clocking Wizard .pdf
07-31
Xilinx系列FPGA的IP官方使用手册，Clocking Wizard，时钟管理
基于Vivado clock wizard IP动态时钟配置
weixin_43517955的博客
07-14 1524
在FPGA PL端或PS端能动态配置时钟输出，时钟频率、相位、占空比可控。
Vivado IP核clocking wrizard使用指南
Kevin
03-26 2万+
Vivado IP核clocking wrizard使用指南 clocking wrizard可用于时钟的分频、倍频，在工程中需要多个时钟时，通常选用IP核由主时钟产生其他时钟。 该IP核中包含CMMC、PLL，两者各有所长。 下面使用CMMC进行讲述。 1、选择IP核clocking wrizard。 2、输入主时钟，如果是单端时钟只需输入一个。 3、输入需要的名称1、时钟2，相...
【vivado】clocking wizard 时钟配置
weixin_33995481的博客
04-01 5158
　　 1、结构：MMCM和PLL 　　mixed-mode clock manager (MMCM)，phase-locked loop (PLL) 　　这两种primitive架构不同，MMCM实现更复杂一些，具有更多的features。 　　MMCM可以实现Spread Spectrum和差分输出，最多可以出7个clock，PLL最多6个。倍频分频的方式也不同。 2、动态配置：...
FPGA知识基础之--clocking wizard ip核的使用以及modelsim与vivado联合仿真
最新发布
2301_76707170的博客
08-05 3214
IP核，全称知识产权核（Intellectual Property core），是在集成电路（IC）设计中可重用的功能模块，其存在形式通常为逻辑单元或芯片设计的可重用模块。这些模块经过预先设计、验证并具备特定的功能，可以被授权给不同的设计者使用，以加速芯片设计过程，提高设计效率，并降低开发成本。IP核是半导体产业中用于ASIC（专用集成电路）或FPGA（现场可编程门阵列）中的预先设计好的电路功能模块。它们可以被视为构建复杂芯片设计的“积木”。
zyqn7000开发板学习笔记（二）
weixin_44288702的博客
07-29 594
zyqn7000开发板学习笔记（二） PL例程2——PLL实验 PLL(phase-locked loop)，即锁相环。其功能是将FPGA系统的时钟分为不同的频率（分频或倍频），满足设计要求。zyqn7000开发板中fpga部分与xilinx7系列相同，使用专用的全局和区域IO和时钟资源来管理设计中各种时钟需求，即CMT(clock management tiles)，其功能包括时钟合成，倾斜校正，过滤抖动。 每个CMT包含一个MMCM（mixed-mode clock manager）和一个PLL。MMC
【FPGA】clocking wizard配置（PLL/MMC内核配置）
热门推荐
多喝hot水的博客
04-02 2万+
 明天准备更vivado的iserdes内核，ISE可能不怎么更了，由于毕设要开始搞了，准备直接转vivado，其实都差不多。今天先把ISE的始终管理内核说一下吧。    第一页，clocking features选项框中的1.Frequency synthesis选项是允许输出与输入时钟不同频率的时钟。2.Spread Spectrum选项是提供调制时钟输出，用来降低电子设备产生的电磁干扰的频谱...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值