你还在用HDL语言进行设计吗?

最新推荐文章于 2024-04-09 10:58:28 发布
最新推荐文章于 2024-04-09 10:58:28 发布
阅读量778 收藏
点赞数
分类专栏： HLS 文章标签： 语言 generator 工具 c

手写RTL的后果是仿真时间长,叠代次数多,bug难寻找,结果就是一个芯片不断的仿真,respin. 业界已经宣称RTL不适宜于大规模的电路设计,很多语言工具不断推出,就是所谓的ESL设计,高级综合,设计语言涉及到systemc,systemverilog,pure c, 类c语言,另类语言.
    systemc:
     http://www.bluespec.com ESE 
     http://www.celoxica.com Agility
     http://www.forteds.com  Cynthesizer
     http://www.systemcrafter.com SC
     http://www.autoesl.com Autopilot
   systemverilog:
    http://www.bluespec.com BSV
   C,C++:
    http://www.mentor.com Catapult
    http://www.autoesl.com Autopilot
   类C:
    http://www.celoxica.com DK handle-c
    http://www.streams-c.lanl.gov  stream-c 免费
  http://www.impulsec.com impulse-c 来源于stream-c
  另类语言:
   http://rijndael.ece.vt.edu/gezel2  gezel 免费
http://www.codetronix.com mobius
    欢迎大家踊跃讨论,上面两个免费的工具都有VHDL code generator,大家可以学习学习

 

 

changan2001
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
硬件描述语言（英文简称： HDL ）
10-06
硬件描述语言（英文： Hardware Description Language ，简称： HDL ）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（ EDA ）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路 ASIC 或现场可编程门阵列 FPGA 自动布局布线工具，把网表转换为要实现的具体电路布线结构。
verilog HDL语言计数器设计
04-29
本PPT描述了verilog HDL语言中计数器的设计方法：包括基本同步计数器、带复位端口的计数器和带置数端口的计数器
Verilog HDL 设计
我要变强Wow
05-09 1451
Verilog HDL 设计 这个参考光为流传的华为FPGA设计流程指南，2001年8月1日版本。 基于将来设计转向ASIC的方便，本部门的设计统一采用Verilog HDL，但针对混合设计和混合仿真的趋势，所有开发人员也应能读懂VHDL。 Verilog HDL的学习可参考1 2。 内部链接Verilog实用操作（不定时更新） 编程风格（Coding Style）要求 文件 每个模块（mod...
hdl 简单设计举例
maclinuxye的博客
01-23 689
电路设计举例        本节设计一个简化的处理器取指令，体会HDL的使用：        处理器一般有一个PC寄存器，其中存储指令地址，本次尝试包括两个部分：PC模块，指令存储器。 1、 PC模块的设计与实现 PC模块的功能就是给出取指令地址，同时每个时钟周期取指令地址递增。   1、 rst 宽度为1 输入 作用为复位信号 2、 clk 宽度为1 输入 作用为时钟信号 3、
Verilog HDL设计方法
zzh8082的博客
05-27 1030
Verilog HDL设计方法
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述
嵌入式技术与人工智能
03-05 1836
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2 前言 在数字逻辑设计领域，迫切需要一种共同的工业标准来统一对数字逻辑电路及系统的描述，这样就能把系统设计工作分解为逻辑设计（前端）和电路实现（后端）两个互相独立而又相关的部分。由于逻辑设计的相对独立性就可以把专家们设计的各种常用数字逻辑电路和系统部件（如FFT算法、DCT算法部件）建成宏单元（Megcell)或软核（Soft-Core）库供设计者引用
EDA课程设计-用VerilogHDL语言编写-红绿灯控制程序.pdf
06-20
本篇文章主要介绍了一个基于EDA课程设计的红绿灯控制程序，该程序使用Verilog HDL语言编写。Verilog HDL是一种广泛应用于硬件描述语言，它允许工程师以接近自然语言的方式描述数字系统的逻辑和行为。 设计任务是...
数字钟课程设计（用HDL设计一个多功能数字钟）
05-28
在本课程设计中，学生将使用硬件描述语言（HDL）设计一个多功能数字钟，该设计涵盖多种实用功能，如计时、校时、日历显示、跑表以及闹钟。设计任务要求实现以下主要功能： 1. **计时及校时**：数字钟能够实时显示24...
基于Verilog HDL语言设计数字控制系统设计基础实例quartus工程源码56例合集.zip
最新发布
05-06
基于Verilog HDL语言设计数字控制系统设计基础实例quartus工程源码56例合集 alarmclock Buffer_3 Coder_8_3 Compare_8_bits counter counter_16_bits counter_4_bit Current_adc_ctrl Current_Adjust Data_Mux date ...
用Verilog HDL进行可综合RTL设计概述
01-19
　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标...
（试读版）Verilog_HDL硬件描述语言 [美]贝斯克(Bhasker,J.)_,徐振林等译.pdf
11-29
Verilog_HDL硬件描述语言 [美]贝斯克(Bhasker,J.)。 verilog学习的经典教材。
《Verilog HDL 硬件描述语言简明教程（中文版）》（高清晰pdf版）
12-09
电子书籍：《Verilog HDL 硬件描述语言简明教程（中文版）》（高清晰pdf版）
（华为入门教程）Verilog HDL 华为入门教程.pdf
04-04
华为的Verilog HDL 华为入门教程，本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。很不错，有需要的来下。
HDL语言的三种描述方式：结构化描述方式、数据流描述方式、行为级描述方式
weixin_49100631的博客
11-01 761
HDL语言的三种描述方式
C语言与硬件描述语言(HDL)协同设计：使用C语言进行FPGA编程与SystemVerilog接口（三）
weixin_56154577的博客
04-09 1344
本节将介绍两个具有代表性的C-to-FPGA设计案例，分别是图像滤波器和快速傅里叶变换（FFT）器。这两个案例分别代表了典型的数字信号处理（DSP）应用和数学运算密集型应用，展示了C-to-FPGA设计思路、代码实现、接口定义以及协同设计过程。
Verilog HDL 语言
星米豪乐园
08-24 481
RTL - 寄存器传送级 所有关键字小写，对大小写敏感。 端口声明，数据类型声明。 wire、 tri（三态节点）、  supply0、 supply1。 数字：sized / unsized。 -8‘d3 = 8bit负数， 4’d-2 = ERROR！ 位算符：~ / & / | / ^ / ^~(~^) 关系算子：> / < / >= / <= ...
硬件描述语言（HDL）
热门推荐
qq_37387849的博客
06-27 2万+
硬件描述语言（HDL）1 HDL基本介绍2 VHDL语言库和实体数据对象和数据类型：操作符：结构体之进程：VHDL语法 :VHDL语法规则及注意事项：3 Verilog语言基本：模块和端口：数据流建模：行为级建模基于事件的时序控制主要语句注意事项：4 综合和仿真基本：有限状态机testbench与其他软件的混合开发注意事项：5 时序分析和时序控制FPGA中的时序问题同步时序控制的基本策略跨时钟域（CDC）逻辑设计跨时钟域多路信号处理注意事项：6 模块化设计和片上总线层次化设计方法片上总线（ On Chip
Verilog HDL语言总结（全）
居安士的博客
06-10 1万+
包含Verilog HDL语法的全面总结！ 2 、数据类型 （1）寄存器型 （2）线型 （3）符号常量 （4）寄存器数组 3 、 运算符 （1）算术运算符 （2）逻辑运算符 （3）按位运算符 （4）关系运算符 （5）等式运算符 （6）移位运算符 （7）条件运算符 （8）拼位运算符 4 、语句 （1）赋值语句 （2）结构说明语句（always+initial） （3）if语句 （4）case语句 （5）循环语句（repeat+forever+while+for）...
VerilogHDL语言实现串口通信设计
"该文档详细介绍了如何使用VerilogHDL语言进行串口设计。文档主要包含串口模块的Verilog代码、波特率设置、发送与接收例化模块以及RAM的实例化，旨在帮助读者理解并实现基于Verilog的串行通信接口设计。" 在数字...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值