手写RTL的后果是仿真时间长,叠代次数多,bug难寻找,结果就是一个芯片不断的仿真,respin. 业界已经宣称RTL不适宜于大规模的电路设计,很多语言工具不断推出,就是所谓的ESL设计,高级综合,设计语言涉及到systemc,systemverilog,pure c, 类c语言,另类语言.
systemc:
http://www.bluespec.com ESE
http://www.celoxica.com Agility
http://www.forteds.com Cynthesizer
http://www.systemcrafter.com SC
http://www.autoesl.com Autopilot
systemverilog:
http://www.bluespec.com BSV
C,C++:
http://www.mentor.com Catapult
http://www.autoesl.com Autopilot
类C:
http://www.celoxica.com DK handle-c
http://www.streams-c.lanl.gov stream-c 免费
http://www.impulsec.com impulse-c 来源于stream-c
另类语言:
http://rijndael.ece.vt.edu/gezel2 gezel 免费
http://www.codetronix.com mobius
欢迎大家踊跃讨论,上面两个免费的工具都有VHDL code generator,大家可以学习学习