除法器的简单介绍
本除法器是基于除数100,200,1000,10000这四种情况,被除数是32bit的数据
模块结构
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/53fb854ea03d48ea2c914b36613bb0bf.png)
算法流程
算法的公式如下图所示:
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/ca8fba31807be55b81882bf757f35cf4.png)
B(商),A(被除数),C(余数),G(除数)
其中n取值由除数决定
![在这里插入图片描述](https://i-blog.csdnimg.cn/blog_migrate/78f20e4c1d6eacfcfc013f8662232702.png)
基本原理
当除数输入进该模块后,需要判断数据的除数是上述四种情况中的哪一种,然后转换成对于的使能信号
dividor |
对应的2进制的数 |
100 |
14‘b0000_0000_0110_0100 |
200 |
14‘b0000_0000_110_1000 |
1000 |
14‘b0000_0011_1110_1000 |