STM32 复位时钟控制—RCC

最新推荐文章于 2024-07-17 19:25:45 发布

Haohao fighting！

最新推荐文章于 2024-07-17 19:25:45 发布

阅读量1.1k

点赞数 2

分类专栏： STM32 文章标签： stm32 单片机 arm

本文链接：https://blog.csdn.net/chenwenhaohaohao/article/details/126574833

版权

STM32 专栏收录该内容

21 篇文章 22 订阅

订阅专栏

时钟分为系统时钟，外设时钟，我们今天来看一下系统时钟。stm32的系统时钟由固件库配置好，不需要修改，我们了解认识一下，并学会修改使用。

下图为时钟树总图：

（1）系统时钟介绍（8个部分）

1.HSE是高速的外部时钟信号.最常使用的就是8M的无源晶振。时钟从OSC_IN和OSC_OUT进入，并且要配谐振电容。软件由RCC_CR时钟控制寄存器的位16：HSEON控制，置1开启。

2.HSI：高速的内部时钟。当HSE故障时，系统时钟会自动切换到HSI，直到HSE启动成功。软件由RCC_CR时钟控制寄存器的位0：HSION控制。

也就是说，可以通过HSE或者HIS两者中任意一种来配置系统时钟，主要应用HSE时钟。

3.PLLCLK：锁相环时钟。来源：(HSI/2、HSE)经过倍频所得。选择完PLL的时钟源，配置PLL的倍频因子，我们一般选择9，这样系统时钟就是 8*9=72M，如果想让时钟超频，我们可以通过设置倍频因子来改变软件由RCC_CFGR寄存器的PLLXTPRE、PLLMUL位控制。

如图所示：通往锁相环的有三条路（红色线）HSI二倍频，HSE二倍频，HSE不倍频。我们通常用最后者（8M）。

4. SYSCLK：系统时钟。来源：HSI、HSE、PLLCLK三个时钟。软件由CFGR寄存器的SW位控制。

5. HCLK：AHB高速总线时钟。来源：系统时钟分频得到，一般设置HCLK=SYSCLK=72M。软件由CFGR寄存器的HPRE位控制。

6.PCLK1：APB1低速总线时钟，最高为36M。为APB1总线的外设提供时钟，片上低速的外设就挂载到这条总线上，比如USART2/3/4/5、SPI2/3，I2C1/2等。来源：HCLK分频得到，一般配置PCLK1=HCLK/2=36M。控制：RCC_CFGR 时钟配置寄存器的PPRE1位。

7.PCLK2：APB2高速总线时钟，最高为72M。为APB2总线的外设提供时钟，片上高速的外设就挂载到这条总线上，比如全部的GPIO、US-ART1、SPI1等。来源：HCLK分频得到，一般配置PCLK1=HCLK=72M 控制： RCC_CFGR时钟配置寄存器的PPRE2位。

8. RTC时钟：为芯片内部的RTC外设提供时钟。来源：HSE_RTC（HSE分频得到）、LSE（外部32.768KHZ的晶体提供）（主要）、LSI（32KHZ）。控制：RCC备份域控制寄存器RCC_BDCR：RTCSEL位控制。

9.独立看门狗时钟：IWDGCLK，由LSI提供。

（2）程序分析

1.用HSE配置系统时钟：

在配置系统时钟这个C文件（system_stm32f10x,c）中，找到系统时钟的初始化函数，

void SystemInit (void)
{
  /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
  /* Set HSION bit */
  RCC->CR |= (uint32_t)0x00000001;

  /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
#ifndef STM32F10X_CL
  RCC->CFGR &= (uint32_t)0xF8FF0000;
#else
  RCC->CFGR &= (uint32_t)0xF0FF0000;
#endif /* STM32F10X_CL */   
  
  /* Reset HSEON, CSSON and PLLON bits */
  RCC->CR &= (uint32_t)0xFEF6FFFF;

  /* Reset HSEBYP bit */
  RCC->CR &= (uint32_t)0xFFFBFFFF;

  /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
  RCC->CFGR &= (uint32_t)0xFF80FFFF;

#ifdef STM32F10X_CL
  /* Reset PLL2ON and PLL3ON bits */
  RCC->CR &= (uint32_t)0xEBFFFFFF;

  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x00FF0000;

  /* Reset CFGR2 register */
  RCC->CFGR2 = 0x00000000;
#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x009F0000;

  /* Reset CFGR2 register */
  RCC->CFGR2 = 0x00000000;      
#else
  /* Disable all interrupts and clear pending bits  */
  RCC->CIR = 0x009F0000;
#endif /* STM32F10X_CL */
    
#if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
  #ifdef DATA_IN_ExtSRAM
    SystemInit_ExtMemCtl(); 
  #endif /* DATA_IN_ExtSRAM */
#endif 

  /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
  /* Configure the Flash Latency cycles and enable prefetch buffer */
  SetSysClock();

#ifdef VECT_TAB_SRAM
  SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
#else
  SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
#endif 
}

将RCC时钟配置重置为默认重置状态之后，调用了这样一个函数：

 SetSysClock();

我们寻找过去发现：这个函数是由许多条件编译宏控制，由所用系统的最大时钟频率决定配置多大的系统时钟。STM32系统时钟SYSCLK最大频率为72MHz，所以选择最后一个编译宏条件下的程序。

static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
  SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
  SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
  SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
  SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
  SetSysClockTo56();  
#elif defined SYSCLK_FREQ_72MHz
  SetSysClockTo72();
#endif
 
 /* If none of the define above is enabled, the HSI is used as System clock
    source (default after reset) */ 
}

我们再去看这个函数：这个函数就是我们的时钟配置函数。

 SetSysClockTo72();

static void SetSysClockTo72(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 这四个时钟配置---------------------------*/    
/* 1.Enable（使能） HSE */    
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);
 
  /* Wait till HSE is ready and if Time out is reached exit */
//2.等待HSE稳定，并作超时处理
	do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  
//前两步都是通过操作 RCC_CR 时钟控制寄存器 来完成的	
	
  /*FLASH：内部存储，用来存程序的，这个外设在中文参考手册中没有，
  在官网的资料中有个“闪存编程参考手册”，里面有相关寄存器的配置*/	

//3.HSE启动成功，程序可以往下执行
  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer 使能预取指*/
		/*在单片机工作中，如果先后执行A、B两个指令，
 系统会将B指令读取暂存到某个地方，在执行完A指令之后立刻执行B指令
 下面这个操作就是把这一位置1，把这个功能打开*/
    FLASH->ACR |= FLASH_ACR_PRFTBE;
    
    /* Flash 2 wait state Flash的等待时间*/
    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;    
		
//4.配置三条总线的分频因子和PLL锁相环 使用 时钟配置寄存器 RCC_CFGR
    /* HCLK = SYSCLK = 72M  HCLK时钟 等于 系统时钟*/
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
      
    /* PCLK2 = HCLK = 72M  */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    
    /* PCLK1 = HCLK = 36M  */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
		
		/*  PLL configuration锁相环配置: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);

//5.使能PLL锁相环，使用时钟控制寄存器 RCC_CR
    /* Enable PLL 使能 PLL锁相环*/
    RCC->CR |= RCC_CR_PLLON;

    /* Wait till PLL is ready 等待PLL稳定*/
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
//6.选择PLLCLK为系统时钟 使用时钟配置寄存器 RCC_CFGR   
    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    
		
//7.等待PLLCLK做为系统时钟切换完成
    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock 
         configuration. User can add here some code to deal with this error */
		//HSE启动失败，用户可以在这里添加错误处理代码
  }
}

我们寻找过去，官网对这个函数的作用解释为“将系统时钟频率设置为72MHz，并配置HCLK、PCLK2和PCLK1预分频器”。这个函数就是配置时钟的函数。

对时钟配置函数的解释：

首先是对SYSCLK, HCLK, PCLK2和PCLK1 这四个时钟配置：

1.Enable（使能） HSE时钟 2.等待HSE稳定，并作超时处理

前两步都是通过操作 RCC_CR 时钟控制寄存器来完成的

3.HSE启动成功，程序往下执行，对flash进行操作：

使能预取指（在单片机工作中，如果先后执行A、B两个指令，系统会将B指令读取暂存到某个地方，在执行完A指令之后立刻执行B指令，使能预取指这个操作就是把这一位置1，把这个功能打开）

等待Flash配置完成。

注意：FLASH：内部存储，用来存程序的，这个外设在中文参考手册中没有，在官网的资料中有个“闪存编程参考手册”，里面有相关寄存器的配置。

4.配置分频因子（HCLK、PCLK2、PCLK1三个总线的分频因子）和PLL锁相环（选择PLL的时钟源和倍频因子8*9）。使用时钟配置寄存器 RCC_CFGR.

5.使能PLL锁相环，使用时钟控制寄存器 RCC_CR：使能 PLL锁相环并且等待PLL稳定。锁相环其作用是使得电路上的时钟和某一外部时钟的相位同步。

锁相环：使得外部信号和内部独立时钟同步的功能模块。可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

6.选择PLLCLK（锁相环时钟）为系统时钟，并等待PLLCLK做为系统时钟切换完成。使用时钟配置寄存器 RCC_CFGR。

7.等待系统时钟切换完成。

while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08) {}

至此，系统时钟配置完成。

补充：主时钟输出部分（MCO）把系统时钟通过PA8引脚（就是GPIOA的一个引脚）输出，可以用示波器看波形测出系统时钟多大。

示波器一端连接PA8引脚，一段共地。

2.用HIS配置系统时钟

把前面的使能、等待操作全部改成HSI的，在等待HIS的操作中，HSE有相关的等待函数，HSI没有，我们用寄存器自己写。Flash和三个时钟线的分频因子不用修改。注意：PLL锁相环的时钟来源要修改为HIS的二分频（HIS外部晶振为8M，经过二分频之后变为4M，锁相环的倍频因子要改为16M时，系统时钟才为64M）。后面的步骤相同即可。

在以后的编程中，我们不用自己配置系统时钟，程序进入到main函数之后，系统的时钟已经自动配置为72M，但我们要了解是怎样工作的，并学会自己配置时钟。