zynq的复位模式和时序关系

最新推荐文章于 2024-05-31 00:00:00 发布
最新推荐文章于 2024-05-31 00:00:00 发布
阅读量3.3k 收藏 17
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cigarliang1/article/details/108101945
版权

参考文档ug585

zynq有两种复位模式，por reset和non-por reset。

por reset复位将会复位整个系统，通过PS_POR_B管脚产生。

non-por reset复位，并不会复位所有的寄存器，可以通过PS_SRST_B管脚，或者系统内部复位，如看门狗复位。

两种复位模式的作用域如下：

 

上电和复位的时序关系图：

 

 

 

 

 

cigarliang1
关注
  • 0
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ZYNQ硬件复位管脚和软件看门狗复位
wangjie36的博客
08-11 1285
出于安全考虑，系统重置会删除PS中的所有内存内容，包括OCM，PL也在系统复位中复位，系统复位不会重新采样引导模式分配引脚。答：POR是必须有的，不然只能掉电复位，POR都是画上的。PS_SRST_B（External System Reset）功能和POR类似，主要用于系统软件调试过程，上电复位删除所有调试配置，外部系统复位允许用户复位设备内的所有功能逻辑，而不干扰调试环境。2，none POR复位，并不会复位所有的寄存器，可以通过PSSRST_B管脚，或者系统内部复位，如看门狗复位。
Xilinx MIG IP核app_wdf_rdy信号一直为低
m0_46498597的博客
12-16 3011
1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）
FPGA复位:（40）复位时序图？
最新发布
m0_46498597的博客
05-31 43
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。
ZYNQ 复位子系统
StephenZhou
04-27 7633
ZYNQ 复位子系统
Zynq中FPGA上电时序
ltqdxl的博客
05-31 2727
因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO，下图为电源的电路设计： ZYNQ芯片的电源分PS系统部分和PL逻辑部分，两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。 PS部分的电源有VCCPINT、VCCPAUX、VCCPLL和PS VCCO。
Xilinx ZYNQ 7000学习笔记一（复位和启动）
u011116085的博客
09-15 5693
Xilinx ZYNQ 7000 复位和启动流程
ZYNQ 的供电有上电顺序的要求
Matlab - Data_Reconstruction
04-15 8072
由于 ZYNQ 的供电有上电顺序的要求，所以这些电源的产生顺序必须符合 ZYNQ 的上电顺序要 求，图中的蓝色虚线表示这些电源的产生顺序。 ZYNQ 芯片的 PS 和 PL 都需要多组电源。如下表所示： PS 和 PL 的供电完全独立，两者之间没有任何上电顺序的要求，PS 电源（VCCPINT，VCCPAUX，VCCPLL， VCCO_DDR，VCCO_MIO0 和 VCCO_MIO1）可在任何 PL 电源之前或之后上电。但是 PS 和 PL 各自内部 的各个电源之间却有.
ZYNQ开发之上电流程概览
Leo_9824的博客
01-30 1291
系统启动流程 启动的四个流程如下： 1）上电 \qquad上电后会给内核、bank依次上电； 2）复位 \qquad上电后需要复位一段时间保证系统稳定； 3）BootROM \qquad 执行一次引导程序； 4）FSBL \qquad执行二次引导程序； ...
zynq的PL向PS提供时钟和复位
12-03
总的来说，理解和掌握Zynq的PL向PS提供时钟和复位的过程是Zynq SoC开发中的重要环节，它涉及到硬件设计、时序分析、系统集成以及软件交互等多个层面。在实际项目中，开发者需要具备扎实的数字电路知识，熟悉嵌入式...
ZYNQ底板的电路原理图
10-18
《领航者ZYNQ底板的电路原理图详解》 领航者ZYNQ底板是一款基于ZYNQ芯片的高性能开发平台，其电路原理图是理解该底板功能和设计的关键。...理解这些模块的功能和相互关系，对于高效利用ZYNQ芯片的性能至关重要。
ZYNQ系列核心板设计资料 包含原理图及PCB文件
10-07
在Zynq核心板的设计中，原理图会详细列出电源管理、处理器、存储器、接口、时钟、复位等关键模块。 - 设计者需要关注电源分配网络，确保各部分供电稳定；处理器与外部存储器的连接，如DDR3/DDR4 RAM；以及各种I/O...
UG585（Zynq-7000 Soc 技术参考手册）
01-14
- **USB 控制器**：支持 USB 设备模式和主机模式。 - **以太网 MAC**：集成千兆以太网控制器，实现网络通信功能。 #### 知识点二：信号、接口和引脚 **2.1 引言** 本章介绍了 Zynq-7000 SoC 的信号、接口和引脚的...
ZYNQ上电顺序
miracle_eicont的专栏
11-19 606
PS部分电源分别为： VCCPINT：1.0V PS部分主供电电源 VCCPAUX：1.8V PS部分辅助电源 VCCPLL：1.8V PS PLL电源，需就近放置0.47u 4.7u（0402封装）电容，可以从VCCPAUX接电，此时要加磁珠120R@100MHz和电容 10uF。 VCC_MIO0：1.8V~3.3V PS Bank500 I/O电源。 VCC_MIO1：1.8V~3.3V PS Bank501I/O电源。 VCC_DDR：1.2V~1.8V DDR I/O电源。 PL部.
一文了解Xilinx Zynq7000及7系列 FPGA上电时序
handy34的博客
12-20 3204
Zynq芯片的电源分为PS系统和PL逻辑（FPGA）两部分，这两部分的电源区域是完全独立的、被隔离以防止损坏；由于VCCINT_1V0电源电流很大，在靠近电源芯片侧，需要放置2个680uF或4个330uF的电容（由于低气压要求，不能使用钽电容），用于储能；保证100uF、4.7uF、0.47uF电容至少各1个，其余每个电源管脚视PCB面积保证至少有1个4.7uF或0.47uF去耦电容。每个Bank的电源网络中保证至少有1个100uF或47uF电容，其余每个管脚视PCB面积保证至少有1个100nF去耦电容。
ZYNQ开发之系统启动与复位
Leo_9824的博客
01-30 5575
1、介绍 \quad复位系统包含由硬件、看门狗、JTAG控制器和软件生成的复位。硬件复位包含上电复位PS_POR_B和外部系统复位PS_SRST_B。 \quad在PS端有三个看门狗复位。 \quadJTAG复位只有在DBUG时候才能生成。 \quad软件复位是软件生成的子模块或系统级复位。 2、复位逻辑图 3、启动流程 1）完整复位顺序如上图所示。前两个步骤由外部系统控制，PS逻辑仅在电源接通复位(POR)被释放时才开始响应。当PS运行时，任何类型的复位都可以在POR之后发生。这些重置将在各自的位置插
XILINX ZYNQ7100 的上电顺序
芒果爱火锅的博客
05-19 4658
PS Power-On/Off Power Supply Sequencing 建议的上电顺序为VCCPINT，然后是VCCPAUX和VCCPLL，然后PS VCCO提供（VCCO_MIO0，VCCO_MIO1和VCCO_DDR） 以实现最小电流消耗并确保I / O上电时为3态。 在上电序列中，要求将PS_POR_B输入置为GND。直到VCCPINT，VCCPAUX和VCCO_MIO0达到最低操作级别，才能确保PS eFUSE完整性。有关PS_POR_B时序要求的其他信息，请参阅“复位”。 推荐.
ZYNQ Linux 双网口，MDIO共用，RESET-GPIO不共用
jin787730090的博客
05-10 9445
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZYNQ PS端双MAC，MDIO共用，RESET-GPIO不共用一、硬件方案二、设备树修改三、复位程序修改四、PHY芯片驱动程序修改总结 一、硬件方案 ZYNQ使用PS的两个网口，两个PHY芯片共用ENET0的MDIO，PHY芯片的复位管脚使用PL端的引脚。 使用的是88E1512 PHY芯片，根据硬件设计方案在使用前需要GPIO复位PHY芯片。 我将PHY芯片复位管脚使用EMIO映射到PS端。 二、设备树修改 将两个PHY节点都
ZYNQ的启动模式
Arist.
01-23 2196
在 ZYNQ 中， PS 作为主器件， PL 可以看作是 PS 的一个外设，因此需要由 PS 来配置 PL。这个配置顺序的优势是它允许对 PS 单独上电的时候， 此时 PL 不上电，以减小功耗。 不过也有例外， 就是我们在使用JTAG 下载程序的时候， 此时是使用电脑作为主机来配置 PL。 ZYNQ上电后首先将系硬统复位（PS_POR_B，断电重启或者手动按键触发都可以硬复位），之后去采样一组boot引脚的电平状态来决定是否使能PS clk PLLs。之后PS开始执行BootROM（ZYNQ片上的ROM）.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值