基于modelsim的逻辑仿真（基于do脚本文件）

以如下两个文件为示例，一个是设计文件，一个是仿真文件。

首先创建新的工程。file->new->project。写入工程名称。

编辑如下do文件。（新建TXT文件，命名为run.do）

quit -sim
#退出上一次的仿真

.main clear

vlib work
#在lib中，创建work

vlog ./scrs/*.v
#增加当前目录下（./当前目录，./../上一级目录，./../../上上一级目录，以此类推）的所有v文件

#仿真vhd文件使用vcom指令替代vlog指令

vsim -voptargs=+acc work.clk_div_tb
#仿真当前work下的clk_div_tb文件

add wave clk_div_tb/*
#增加clk_div_tb层级中的所有信号

run 1us
#运行1us时间

 

在transcript中输入do run.do，就可以进行自动仿真。